| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-13页 |
| ·课题背景与来源 | 第7-8页 |
| ·国内外发展现状 | 第8-12页 |
| ·理论研究 | 第8-10页 |
| ·硬件设计与产品开发 | 第10-11页 |
| ·应用领域 | 第11-12页 |
| ·本文主要研究内容与结构安排 | 第12-13页 |
| 第2章 LDPC 码简介 | 第13-28页 |
| ·LDPC 码简介 | 第13-19页 |
| ·环结构对码性能的影响 | 第15-17页 |
| ·PEG 算法简介 | 第17-19页 |
| ·LDPC 码译码算法 | 第19-24页 |
| ·BP 译码算法 | 第20-23页 |
| ·最小和算法 | 第23-24页 |
| ·QC-LDPC 类码 | 第24-27页 |
| ·PS-LDPC 码设计 | 第24-25页 |
| ·基于PEG 算法的QC-LDPC 码 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 PEG 环查找算法用于设计QC-LDPC 类码 | 第28-36页 |
| ·PEG 环查找算法 | 第28-29页 |
| ·围长检测设计QC-LDPC 码 | 第29-32页 |
| ·PS-LDPC 类码特点 | 第29-31页 |
| ·围长局部检测法构造QC-LDPC 码 | 第31-32页 |
| ·基于PEG 环查找法的PS-LDPC 码的设计 | 第32-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 译码器的FPGA 设计 | 第36-46页 |
| ·MS 算法改进 | 第36-37页 |
| ·译码器结构 | 第37-43页 |
| ·整体工作流程 | 第37页 |
| ·路径选择单元 | 第37-38页 |
| ·CPU 的实现 | 第38-40页 |
| ·VPU 的实现 | 第40-41页 |
| ·译码主模块的实现 | 第41-42页 |
| ·IU 的实现 | 第42-43页 |
| ·仿真模型搭建 | 第43-44页 |
| ·本章小结 | 第44-46页 |
| 第5章 译码器性能分析 | 第46-52页 |
| ·主要考查指标 | 第46-47页 |
| ·信噪比设定 | 第46页 |
| ·吞吐率计算 | 第46-47页 |
| ·资源利用率 | 第47页 |
| ·综合性能分析 | 第47-51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读学位期间发表的学术论文 | 第57-59页 |
| 致谢 | 第59页 |