基于多核DSP处理器的高性能视频编解码技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景和意义 | 第15-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.2.1 编码标准制定 | 第17页 |
| 1.2.2 编码研究现状 | 第17-19页 |
| 1.3 本文组织结构 | 第19-21页 |
| 第二章 视频编码标准 | 第21-35页 |
| 2.1 视频编码结构 | 第22-25页 |
| 2.1.1 编码结构概述 | 第22-23页 |
| 2.1.2 树形编码单元 | 第23-25页 |
| 2.2 预测编码 | 第25-31页 |
| 2.2.1 帧内预测编码 | 第25-29页 |
| 2.2.2 帧间预测编码 | 第29-31页 |
| 2.3 变换和量化 | 第31-32页 |
| 2.3.1 变换 | 第31-32页 |
| 2.3.2 量化 | 第32页 |
| 2.4 环路后处理 | 第32-33页 |
| 2.5 熵编码 | 第33-34页 |
| 2.5.1 HEVC中熵编码 | 第33页 |
| 2.5.2 变换系数熵编码 | 第33-34页 |
| 2.6 本章小结 | 第34-35页 |
| 第三章 基于DSP的HEVC视频编码器 | 第35-55页 |
| 3.1 DSP编码器设计与实现 | 第35-38页 |
| 3.1.1 DSP | 第35-36页 |
| 3.1.2 编码器实现和优化 | 第36-38页 |
| 3.2 帧内预测算法优化 | 第38-47页 |
| 3.2.1 帧内预测分析 | 第38-39页 |
| 3.2.2 帧内预测优化 | 第39-42页 |
| 3.2.3 算法性能评价 | 第42-43页 |
| 3.2.4 实验结果与讨论 | 第43-47页 |
| 3.3 DSP多核并行编码 | 第47-53页 |
| 3.3.1 WPP并行机制 | 第47-48页 |
| 3.3.2 GOP编码并行 | 第48-50页 |
| 3.3.3 并行设计与实现 | 第50-53页 |
| 3.4 实验结果与分析 | 第53-54页 |
| 3.5 本章小结 | 第54-55页 |
| 第四章 基于多核DSP的视频编解码系统 | 第55-69页 |
| 4.1 编解码系统总体设计 | 第55-56页 |
| 4.2 系统逻辑模块设计 | 第56-65页 |
| 4.2.1 多核通信设计 | 第56-58页 |
| 4.2.2 数据I/O接口 | 第58-59页 |
| 4.2.3 存储系统分配 | 第59-61页 |
| 4.2.4 图像处理缓存 | 第61-63页 |
| 4.2.5 可变缓冲区 | 第63-64页 |
| 4.2.6 数据包结构 | 第64页 |
| 4.2.7 请求响应机制 | 第64-65页 |
| 4.3 系统性能测试 | 第65-68页 |
| 4.3.1 图像质量测试 | 第65-67页 |
| 4.3.2 编码速度测试 | 第67-68页 |
| 4.3.3 系统延时测试 | 第68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 总结和展望 | 第69-71页 |
| 5.1 研究总结 | 第69-70页 |
| 5.2 工作展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
