FT-Matrix处理器指令集与指令派发设计
| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-24页 |
| ·数字信号处理器概述 | 第12-15页 |
| ·DSP 芯片的发展历程 | 第12-13页 |
| ·DSP 芯片体系结构的特点 | 第13-15页 |
| ·高性能DSP 的发展趋势 | 第15页 |
| ·研究DSP 的指令派发技术的意义 | 第15-17页 |
| ·DSP 对指令派发部件的需求 | 第15页 |
| ·DSP 的指令派发技术概述 | 第15-17页 |
| ·指令派发相关技术研究 | 第17-22页 |
| ·指令预取技术 | 第17-19页 |
| ·代码压缩技术 | 第19-20页 |
| ·紧凑指令技术 | 第20-21页 |
| ·跨边界派发技术 | 第21-22页 |
| ·本文主要研究的内容与意义 | 第22页 |
| ·论文的组织结构 | 第22-24页 |
| 第二章 FT-Matrix 体系结构 | 第24-33页 |
| ·FT-Matrix 的总体结构 | 第24-25页 |
| ·FT-Matrix 的指令集结构 | 第25-27页 |
| ·指令结构 | 第25-26页 |
| ·执行包结构 | 第26-27页 |
| ·FT-Matrix 的指令控制流水线 | 第27-32页 |
| ·FT-Matrix 的指令控制流水线 | 第27-28页 |
| ·影响指令控制流水线的因素分析 | 第28-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 指令集设计与优化 | 第33-52页 |
| ·指令集设计 | 第33-45页 |
| ·3GPP-LTE 基带处理系统仿真 | 第34-41页 |
| ·通用指令设计 | 第41-42页 |
| ·专用指令设计 | 第42-45页 |
| ·指令集与编译器与硬件结构的关系 | 第45-46页 |
| ·执行包模板 | 第46-51页 |
| ·执行包包头 | 第46-47页 |
| ·指令在执行包中的位置 | 第47-49页 |
| ·并行位研究 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 指令派发部件设计与优化 | 第52-70页 |
| ·派发部件的概要分析 | 第52-54页 |
| ·取指包与执行包简介 | 第52页 |
| ·通过编译器生成的派发信息 | 第52-54页 |
| ·派发部件串行逻辑结构 | 第54页 |
| ·派发部件并行逻辑结构 | 第54-62页 |
| ·并行信息处理 | 第55-57页 |
| ·候选指令确定 | 第57-59页 |
| ·最终判断 | 第59-60页 |
| ·改进的候选指令选择方法 | 第60-62页 |
| ·并行指令派发中所实现的技术 | 第62-68页 |
| ·指令预取 | 第62页 |
| ·跨边界派发 | 第62-64页 |
| ·旁路分支 | 第64-68页 |
| ·性能评价 | 第68-69页 |
| ·指令压缩率 | 第68页 |
| ·跨边界派发带来的性能提升 | 第68-69页 |
| ·旁路分支带来的性能提升 | 第69页 |
| ·串行与并行派发的关键路径延迟比较 | 第69页 |
| ·本章小结 | 第69-70页 |
| 第五章 指令派发部件的测试验证 | 第70-74页 |
| ·ASIC 设计验证方法概述 | 第70页 |
| ·测试纲要 | 第70-71页 |
| ·测试码开发 | 第71-73页 |
| ·模拟验证环境 | 第73页 |
| ·模拟验证结果 | 第73-74页 |
| 第六章 指令派发部件的逻辑综合 | 第74-79页 |
| ·逻辑综合的流程 | 第75-76页 |
| ·逻辑综合的优化策略 | 第76-78页 |
| ·代码风格 | 第76页 |
| ·模块划分 | 第76-77页 |
| ·综合策略 | 第77页 |
| ·设计约束 | 第77-78页 |
| ·派发部件的综合结果 | 第78-79页 |
| 第七章总结及工作展望 | 第79-81页 |
| ·论文总结 | 第79页 |
| ·工作展望 | 第79-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 作者在学期间取得的学术成果 | 第85页 |
