小数频率综合器中数字电路的研究与设计
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第1章 绪论 | 第15-19页 |
1.1 课题的研究背景与意义 | 第15-16页 |
1.2 研究现状 | 第16-17页 |
1.3 研究内容和论文结构 | 第17-18页 |
1.4 本章小结 | 第18-19页 |
第2章 频率综合器原理和总体方案设计 | 第19-27页 |
2.1 频率综合器原理 | 第19-22页 |
2.1.1 整数频率综合器 | 第19-20页 |
2.1.2 小数频率综合器 | 第20-22页 |
2.2 频率综合器的性能指标 | 第22-24页 |
2.2.1 调谐范围 | 第22-23页 |
2.2.2 频率分辨率 | 第23页 |
2.2.3 锁定时间 | 第23页 |
2.2.4 杂散和相位噪声 | 第23-24页 |
2.3 设计指标与总体方案设计 | 第24-26页 |
2.3.1 设计指标 | 第24-25页 |
2.3.2 设计指标分析 | 第25-26页 |
2.3.3 总体设计结构 | 第26页 |
2.4 本章小结 | 第26-27页 |
第3章 Sigma-Delta调制器的研究和设计 | 第27-55页 |
3.1 调制器性能指标 | 第27-28页 |
3.2 调制器原理及分类 | 第28-31页 |
3.2.1 量化器的原理 | 第28-29页 |
3.2.2 调制器的噪声整形 | 第29-30页 |
3.2.3 调制器的分类 | 第30-31页 |
3.3 传统调制器的分析与比较 | 第31-42页 |
3.3.1 调制器对相位噪声影响的仿真系统搭建 | 第32页 |
3.3.2 传统MASH 1-1-1结构 | 第32-35页 |
3.3.3 素数MASH 1-1-1结构 | 第35-36页 |
3.3.4 设置初始条件的MASH | 第36-37页 |
3.3.5 JS-MASH调制器 | 第37-38页 |
3.3.6 MASH施加随机抖动 | 第38-39页 |
3.3.7 单环调制器 | 第39-42页 |
3.4 新型MASH调制器 | 第42-47页 |
3.4.1 新型MASH结构 | 第42-43页 |
3.4.2 新型调制器的序列周期 | 第43-46页 |
3.4.3 新型调制器的性能及仿真 | 第46-47页 |
3.5 不同调制器的比较 | 第47-48页 |
3.6 调制器的实现 | 第48-54页 |
3.6.1 伪随机数的设计与实现 | 第48-49页 |
3.6.2 新型调制器的实现与仿真 | 第49-51页 |
3.6.3 单环调制器的实现与仿真 | 第51-54页 |
3.7 本章小结 | 第54-55页 |
第4章 自动频率校准的研究与设计 | 第55-64页 |
4.1 自动频率校准 | 第55-59页 |
4.1.1 自动频率校准原理 | 第55-57页 |
4.1.2 自动频率校准的实现方式 | 第57-59页 |
4.2 自动频率校准算法的设计 | 第59-60页 |
4.3 自动频率校准的实现 | 第60-62页 |
4.3.1 分数误差优化 | 第60页 |
4.3.2 状态机实现 | 第60-61页 |
4.3.3 自动频率校准的仿真 | 第61-62页 |
4.4 本章小结 | 第62-64页 |
第5章 SPI接口及后端实现 | 第64-70页 |
5.1 SPI接口电路的设计与实现 | 第64-66页 |
5.1.1 SPI接口简介 | 第64页 |
5.1.2 SPI协议设计 | 第64-65页 |
5.1.3 SPI的实现与仿真 | 第65-66页 |
5.2 芯片的后端设计 | 第66-69页 |
5.2.1 后端设计 | 第67-68页 |
5.2.2 功耗分析和优化 | 第68-69页 |
5.3 本章小结 | 第69-70页 |
第6章 芯片测试 | 第70-76页 |
6.1 芯片显微镜照片 | 第70页 |
6.2 测试系统设计 | 第70-71页 |
6.3 原理图和PCB设计 | 第71-73页 |
6.4 测试结果 | 第73-75页 |
6.5 本章小结 | 第75-76页 |
总结 | 第76-78页 |
参考文献 | 第78-84页 |
致谢 | 第84-85页 |
附录A (攻读学位期间所发表的学术论文目录) | 第85-86页 |
附录B (芯片综合的部分约束脚本) | 第86-88页 |