基于多核DSP和FPGA的测距仪数字信号处理平台设计
摘要 | 第5-6页 |
abstract | 第6页 |
第1章 绪论 | 第10-14页 |
1.1 研究背景和意义 | 第10页 |
1.2 水声定位系统国内外发展现状 | 第10-12页 |
1.3 数字信号处理器性能对比 | 第12页 |
1.4 论文的主要研究内容 | 第12-14页 |
第2章 测距仪数字信号处理平台硬件设计 | 第14-30页 |
2.1 硬件系统设计论证及总体设计 | 第14-16页 |
2.1.1 硬件系统设计需求 | 第14页 |
2.1.2 硬件系统芯片选型 | 第14-15页 |
2.1.3 硬件系统总体设计 | 第15-16页 |
2.2 多核DSP平台硬件设计 | 第16-23页 |
2.2.1 多核DSP平台总体设计 | 第16-17页 |
2.2.2 电源和时钟设计 | 第17-20页 |
2.2.2.1 电源设计 | 第17-19页 |
2.2.2.2 时钟设计 | 第19-20页 |
2.2.3 板级管理器设计 | 第20-21页 |
2.2.4 JTAG调试接口设计 | 第21-22页 |
2.2.5 存储器和板间通信接口设计 | 第22-23页 |
2.3 FPGA信号采集平台设计 | 第23-28页 |
2.3.1 FPGA板总体设计 | 第23-24页 |
2.3.2 FPGA最小系统设计 | 第24-26页 |
2.3.3 AD采集电路设计 | 第26-28页 |
2.4 测距仪背板硬件设计 | 第28-29页 |
2.5 本章小结 | 第29-30页 |
第3章 测距仪FPGA板软件设计 | 第30-42页 |
3.1 FPGA软件设计概述 | 第30-31页 |
3.2 FPGAAD采集软件设计 | 第31-32页 |
3.3 FPGAPCIE软件设计 | 第32-41页 |
3.3.1 PCIE通信协议概述 | 第32-33页 |
3.3.2 PCIE总线原理 | 第33-36页 |
3.3.3 FPGAPCIE通信模块设计 | 第36-41页 |
3.3.3.1 PCIE通信模块工作流程 | 第36-37页 |
3.3.3.2 PCIE通信模块实现 | 第37-39页 |
3.3.3.3 PCIE通信模块仿真 | 第39-41页 |
3.4 本章小结 | 第41-42页 |
第4章 测距仪多核DSP软件设计 | 第42-60页 |
4.1 多核DSP软件设计概述 | 第42-43页 |
4.2 多核DSPPCIE软件设计 | 第43-48页 |
4.2.1 多核DSPPCIE软件工作流程 | 第43-45页 |
4.2.2 DSPPCIE软件模块实现 | 第45-48页 |
4.2.2.1 初始化和链路训练 | 第45-46页 |
4.2.2.2 地址转换 | 第46-47页 |
4.2.2.3 PCIE软件模块实现 | 第47-48页 |
4.3 多核DSP核间通信软件设计 | 第48-51页 |
4.3.1 核间通信IPC概述 | 第48-50页 |
4.3.2 核间通信程序设计 | 第50-51页 |
4.4 多核DSP相关检测软件设计 | 第51-56页 |
4.4.1 SYS/BIOS系统搭建 | 第51-53页 |
4.4.2 相关检测算法软件设计 | 第53-56页 |
4.4.2.1 相关检测算法设计方法 | 第53-55页 |
4.4.2.2 相关检测算法仿真 | 第55-56页 |
4.5 多核DSPBOOT | 第56-58页 |
4.6 本章小结 | 第58-60页 |
第5章 测距仪硬件调试及系统联调 | 第60-72页 |
5.1 多核DSP板卡硬件调试 | 第60-64页 |
5.1.1 电源和时钟和BMC测试 | 第60-63页 |
5.1.2 DSP核测试 | 第63-64页 |
5.2 FPGA板卡硬件调试 | 第64-65页 |
5.2.1 FPGA最小系统测试 | 第64-65页 |
5.2.2 AD采集电路测试 | 第65页 |
5.3 系统联调 | 第65-71页 |
5.3.1 PCIE通信测试 | 第65-67页 |
5.3.2 PCIE通信速率测试 | 第67-68页 |
5.3.3 系统联合测试 | 第68-71页 |
5.4 本章小结 | 第71-72页 |
结论 | 第72-74页 |
参考文献 | 第74-77页 |
致谢 | 第77-78页 |
附录 | 第78页 |