高速串行链路信号完整性研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 选题背景 | 第10-12页 |
| 1.2 研究现状 | 第12-14页 |
| 1.3 本文研究内容 | 第14-16页 |
| 第二章 高速串行链路系统信号完整性理论研究 | 第16-32页 |
| 2.1 麦克斯韦方程组 | 第16-17页 |
| 2.2 传输线理论 | 第17-20页 |
| 2.3 散射参数级联 | 第20-22页 |
| 2.3.1 标准S参数矩阵 | 第20-21页 |
| 2.3.2 S参数级联 | 第21-22页 |
| 2.4 高速串行链路信道分析 | 第22-28页 |
| 2.4.1 发射器 | 第23-24页 |
| 2.4.2 信道 | 第24-26页 |
| 2.4.3 接收器 | 第26-28页 |
| 2.5 时序抖动和系统裕量分配 | 第28-31页 |
| 2.5.1 眼图与抖动 | 第28-29页 |
| 2.5.2 系统裕量分配 | 第29-30页 |
| 2.5.3 误比特率 | 第30-31页 |
| 2.6 本章小结 | 第31-32页 |
| 第三章 高速串行链路信号完整性仿真分析 | 第32-59页 |
| 3.1 仿真软件 | 第32-33页 |
| 3.2 PCB走线建模和仿真分析 | 第33-40页 |
| 3.2.1 PCB走线建模 | 第35-38页 |
| 3.2.2 PCB走线仿真 | 第38-40页 |
| 3.2.3 仿真结果分析 | 第40页 |
| 3.3 过孔参数化建模和仿真分析 | 第40-46页 |
| 3.3.1 过孔参数化建模 | 第40-42页 |
| 3.3.2 过孔参数化仿真及优化 | 第42-45页 |
| 3.3.3 仿真结果分析 | 第45-46页 |
| 3.4 高速串行链路系统仿真 | 第46-58页 |
| 3.4.1 高速串行链路系统模型搭建 | 第46-47页 |
| 3.4.2 高速串行链路系统仿真 | 第47-54页 |
| 3.4.3 SAS2.0 高速串行链路仿真设计 | 第54-58页 |
| 3.5 本章小结 | 第58-59页 |
| 第四章 高速串行链路信号完整性测试验证 | 第59-70页 |
| 4.1 测试方法 | 第59页 |
| 4.2 无源系统测试 | 第59-65页 |
| 4.2.1 时域测试 | 第59-60页 |
| 4.2.2 频域测试 | 第60-61页 |
| 4.2.3 测试方案 | 第61-65页 |
| 4.3 有源系统测试 | 第65-69页 |
| 4.3.1 仪器模拟的测试场景 | 第65-67页 |
| 4.3.2 实际工作的测试场景 | 第67-69页 |
| 4.4 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 本文工作总结 | 第70-71页 |
| 5.2 下一步工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
