| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.3 本文主要的研究内容和创新点 | 第9-10页 |
| 1.4 本文的组织结构 | 第10-12页 |
| 第二章 浮点乘加融合单元的设计 | 第12-25页 |
| 2.1 浮点乘加融合单元介绍 | 第12页 |
| 2.2 IEEE-754浮点数标准 | 第12-14页 |
| 2.2.1 IEEE-754浮点数格式说明 | 第12-13页 |
| 2.2.2 浮点数分类 | 第13-14页 |
| 2.3 前人工作总结 | 第14-19页 |
| 2.3.1 传统的浮点乘加融合单元 | 第14-16页 |
| 2.3.2 改进的浮点乘加融合单元 | 第16-18页 |
| 2.3.3 高性能可变精度浮点乘加融合单元 | 第18-19页 |
| 2.4 AltiVec单精度浮点乘加融合单元的设计 | 第19-25页 |
| 2.4.1 设计目标 | 第19-20页 |
| 2.4.2 MAF流水线划分 | 第20-21页 |
| 2.4.3 MAF硬件结构 | 第21-25页 |
| 第三章 向量浮点功能单元的硬件设计与实现 | 第25-45页 |
| 3.1 概述 | 第25-28页 |
| 3.1.1 浮点异常情况总结 | 第26-28页 |
| 3.2 算术类指令的硬件设计与实现 | 第28-29页 |
| 3.3 估计类指令的硬件设计与实现 | 第29-33页 |
| 3.3.1 估计类指令概述 | 第29页 |
| 3.3.2 倒数函数和倒数平方根函数的硬件设计与实现 | 第29-31页 |
| 3.3.3 对数函数和指数函数的硬件设计与实现 | 第31-33页 |
| 3.4 舍入类指令的硬件设计与实现 | 第33-36页 |
| 3.4.1 舍入类指令概述 | 第33-34页 |
| 3.4.2 舍入模式 | 第34-35页 |
| 3.4.3 舍入类指令的硬件设计与实现 | 第35-36页 |
| 3.5 转换类指令的硬件设计与实现 | 第36-38页 |
| 3.5.1 转换类指令概述 | 第36-37页 |
| 3.5.2 浮点数到整数转换类指令硬件子模块设计 | 第37-38页 |
| 3.5.3 整数到浮点数转换类指令硬件子模块设计 | 第38页 |
| 3.6 向量浮点类指令的验证 | 第38-43页 |
| 3.6.1 验证平台说明 | 第38-39页 |
| 3.6.2 mailbox简介 | 第39-40页 |
| 3.6.3 激励向量产生 | 第40-42页 |
| 3.6.4 软硬件结果自动比对 | 第42页 |
| 3.6.5 仿真结果及说明 | 第42-43页 |
| 3.7 综合结果及分析 | 第43-45页 |
| 第四章 AltiVec顶层通路的设计 | 第45-57页 |
| 4.1 概述 | 第45-46页 |
| 4.2 APU接口 | 第46-52页 |
| 4.2.1 带有APU接口的顶层结构 | 第46-48页 |
| 4.2.2 APU信号 | 第48-50页 |
| 4.2.3 APU接口时序 | 第50-52页 |
| 4.3 AltiVec硬件结构图 | 第52-55页 |
| 4.3.1 向量寄存器堆 | 第54-55页 |
| 4.4 综合结果及分析 | 第55-57页 |
| 第五章 总结和展望 | 第57-60页 |
| 5.1 全文工作总结 | 第57-58页 |
| 5.2 未来工作展望 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 发表论文和参加科研情况说明 | 第64-65页 |
| 致谢 | 第65-66页 |