摘要 | 第4-5页 |
Abstract | 第5-6页 |
第1章 绪论 | 第9-13页 |
1.1 课题背景及研究的目的和意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-11页 |
1.3 本文的主要研究内容 | 第11-13页 |
第2章 CBCT图像重建加速系统的整体结构 | 第13-19页 |
2.1 Katsevich算法介绍 | 第13-15页 |
2.2 整体加速方案 | 第15-18页 |
2.3 本章小结 | 第18-19页 |
第3章 CBCT加速系统中离散希尔伯特变换算法的硬件设计与实现 | 第19-34页 |
3.1 离散希尔伯特算法介绍 | 第19-20页 |
3.2 多种结构离散希尔伯特变换算法比较 | 第20-30页 |
3.2.1 存储器结构离散希尔伯特变换 | 第21-23页 |
3.2.2 全流水结构的离散希尔伯特变换 | 第23-27页 |
3.2.3 脉动阵列结构的离散希尔伯特变换实现 | 第27-29页 |
3.2.4 三种离散希尔伯特变换结构的比较 | 第29-30页 |
3.3 全流水离散希尔伯特变换算法的实现 | 第30-32页 |
3.4 结果验证 | 第32-33页 |
3.5 本章小结 | 第33-34页 |
第4章 CBCT图像重建加速系统中软件和硬件接口的设计与实现 | 第34-59页 |
4.1 后插值算法的硬件设计 | 第34-40页 |
4.1.1 全流水后插值算法的硬件设计 | 第34-39页 |
4.1.2 结果验证 | 第39-40页 |
4.2 反投影中DDR3 SDRAM接口电路的实现 | 第40-46页 |
4.2.1 反投影算法简介 | 第40-41页 |
4.2.2 Xilinx MIG IP核介绍 | 第41-42页 |
4.2.3 DDR3 用户逻辑与反投影运算核接口设计 | 第42-46页 |
4.3 PCIE高速总线接口设计 | 第46-54页 |
4.3.1 PCIE分层结构与事务层包简介 | 第46-47页 |
4.3.2 PCIE接口整体结构 | 第47-48页 |
4.3.3 PCIE硬核AXI总线接口设计 | 第48-50页 |
4.3.4 RX_engine设计 | 第50-52页 |
4.3.5 TX_engine设计 | 第52-53页 |
4.3.6 DMA逻辑设计 | 第53页 |
4.3.7 其他信号的设置 | 第53页 |
4.3.8 TBUS模块 | 第53-54页 |
4.3.9 系统中与软件交互的主要地址 | 第54页 |
4.4 算法的软硬件接口设计 | 第54-57页 |
4.4.1 算法接口及数据格式的转换 | 第55页 |
4.4.2 Windriver API函数进行读写操作和DMA操作 | 第55-56页 |
4.4.3 多线程技术进行并行读写程序的设计 | 第56-57页 |
4.5 软硬件操作流程及用户界面 | 第57-58页 |
4.6 本章小结 | 第58-59页 |
第5章 基于Kintex-7 的CBCT图像重建加速系统的测试与验证 | 第59-64页 |
5.1 系统的测试和结果数据的验证 | 第59-63页 |
5.2 本章小结 | 第63-64页 |
结论 | 第64-65页 |
参考文献 | 第65-70页 |
致谢 | 第70页 |