数字视频降噪算法的研究与硬件实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 数字视频降噪技术研究现状 | 第11-14页 |
| 1.2.1 像素域数字视频图像降噪 | 第11-13页 |
| 1.2.2 转换域数字视频图像降噪 | 第13-14页 |
| 1.3 本文的章节安排 | 第14-16页 |
| 2 数字视频降噪算法原理 | 第16-25页 |
| 2.1 运动估计 | 第17-20页 |
| 2.1.1 运动估计基本原理 | 第17-18页 |
| 2.1.2 运动估计三步搜索法 | 第18-20页 |
| 2.2 运动强度检测 | 第20页 |
| 2.3 噪声方差估计单元 | 第20-21页 |
| 2.4 时域滤波 | 第21-23页 |
| 2.5 空域滤波 | 第23-24页 |
| 2.6 本章小结 | 第24-25页 |
| 3 数字视频降噪算法的硬件实现 | 第25-42页 |
| 3.1 Verilog HDL 简介 | 第25-26页 |
| 3.2 硬件设计架构 | 第26-27页 |
| 3.3 APB 总线接口模块 | 第27-28页 |
| 3.4 VGA 同步信号生成模块 | 第28-30页 |
| 3.5 色彩空间转换模块 | 第30-32页 |
| 3.6 帧数据缓存模块 | 第32-34页 |
| 3.6.1 乒乓式缓存结构 | 第33-34页 |
| 3.6.2 流水线结构 | 第34页 |
| 3.7 噪声方差估计模块 | 第34-36页 |
| 3.8 运动估计模块 | 第36-38页 |
| 3.8.1 SAD 计算模块 | 第36-37页 |
| 3.8.2 运动矢量计算模块 | 第37-38页 |
| 3.8.3 运动强度检测模块 | 第38页 |
| 3.9 滤波模块 | 第38-41页 |
| 3.9.1 空域滤波模块 | 第38-40页 |
| 3.9.2 时域滤波模块 | 第40-41页 |
| 3.10 本章小结 | 第41-42页 |
| 4 数字视频降噪电路的 FPGA 验证 | 第42-48页 |
| 4.1 FPGA 简介 | 第42-43页 |
| 4.2 FPGA 开发流程 | 第43-45页 |
| 4.3 数字视频降噪算法的 FPGA 验证 | 第45-47页 |
| 4.4 本章小结 | 第47-48页 |
| 5 总结与展望 | 第48-50页 |
| 5.1 全文总结 | 第48-49页 |
| 5.2 展望 | 第49-50页 |
| 参考文献 | 第50-53页 |
| 致谢 | 第53-54页 |
| 个人简历 | 第54页 |
| 发表的学术论文 | 第54-55页 |
