| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文主要工作 | 第14-15页 |
| 1.4 论文的组织结构 | 第15-16页 |
| 第二章 相关技术研究 | 第16-30页 |
| 2.1 卷积神经网络 | 第16-22页 |
| 2.1.1 卷积神经网络前向传播网络结构 | 第16-21页 |
| 2.1.2 Alexnet前向网络模型 | 第21-22页 |
| 2.2 硬件平台介绍 | 第22-28页 |
| 2.2.1 FPGA介绍 | 第22-24页 |
| 2.2.2 集成开发环境简介 | 第24-25页 |
| 2.2.3 开发流程 | 第25-28页 |
| 2.3 FPGA实现Alexnet网络的优势 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 影响Alexnet前向网络性能的研究及优化 | 第30-41页 |
| 3.1 Alexnet前向网络计算特征分析 | 第30-37页 |
| 3.1.1 并行性分析 | 第30-32页 |
| 3.1.2 计算过程分析 | 第32-36页 |
| 3.1.3 乘法运算量分析 | 第36-37页 |
| 3.2 激活函数和池化模块优化 | 第37-40页 |
| 3.2.1 激活函数 | 第37页 |
| 3.2.2 池化模块 | 第37-38页 |
| 3.2.3 优化分析 | 第38-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 基于FPGA的Alexnet前向网络关键模块优化设计 | 第41-50页 |
| 4.1 加速器总体结构 | 第41-42页 |
| 4.2 基本运算单元设计 | 第42-46页 |
| 4.2.1 卷积核并行性设计 | 第42-44页 |
| 4.2.2 池化并行性设计 | 第44-45页 |
| 4.2.3 激活函数并行性设计 | 第45页 |
| 4.2.4 全连接层并行性设计 | 第45-46页 |
| 4.3 层结构设计 | 第46-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第五章 基于FPGA的Alexnet前向网络实现及性能分析 | 第50-57页 |
| 5.1 实现平台及开发环境 | 第50页 |
| 5.2 整体框架设计 | 第50-51页 |
| 5.3 性能与分析 | 第51-56页 |
| 5.3.1 每层加速效果分析 | 第51-53页 |
| 5.3.2 总体性能分析 | 第53-56页 |
| 5.4 本章小结 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| 6.1 工作总结 | 第57-58页 |
| 6.2 展望 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62-63页 |
| 攻读学位期间取得的研究成果 | 第63页 |
