| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 网络安全防护技术研究背景 | 第8-9页 |
| 1.2 网络安全防护技术的研究现状与发展趋势 | 第9-10页 |
| 1.3 本文的研究目的与意义 | 第10页 |
| 1.4 论文架构 | 第10-12页 |
| 第二章 系统实现原理与架构 | 第12-20页 |
| 2.1 层次化的网络协议 | 第12-14页 |
| 2.2 主流的网络攻击手段 | 第14-15页 |
| 2.3 目前抗网络攻击技术面临的难题 | 第15-16页 |
| 2.4 基于硬件的网络安全防护技术原理 | 第16-17页 |
| 2.5 基于 FPGA 的抗网络攻击系统架构 | 第17-20页 |
| 第三章 基于 FPGA 的网络安全平台硬件系统设计 | 第20-33页 |
| 3.1 硬件系统介绍 | 第20-21页 |
| 3.2 网络通信硬件电路设计 | 第21-26页 |
| 3.2.1 DM9000AEP 的控制操作 | 第23-24页 |
| 3.2.2 寄存器配置 | 第24-25页 |
| 3.2.3 网络通信部分电路原理图设计 | 第25-26页 |
| 3.3 FPGA 硬件电路设计 | 第26-30页 |
| 3.3.1 FPGA 芯片介绍 | 第26-28页 |
| 3.3.2 FPGA 系统电路原理图设计 | 第28-30页 |
| 3.4 网络安全平台布局规划与版图设计 | 第30-33页 |
| 3.4.1 布局规划 | 第30-31页 |
| 3.4.2 版图设计 | 第31-33页 |
| 第四章 基于 FPGA 的 RTL 代码设计与仿真 | 第33-45页 |
| 4.1 RTL 代码整体架构 | 第33-35页 |
| 4.2 网卡芯片驱动模块设计 | 第35-36页 |
| 4.3 芯片配置与自检模块设计 | 第36-38页 |
| 4.4 基于 CAM 的数据包过滤引擎设计 | 第38-42页 |
| 4.5 片内 FIFO 设计 | 第42-43页 |
| 4.6 半双工调度机制设计 | 第43-45页 |
| 第五章 系统测试与结果分析 | 第45-56页 |
| 5.1 系统测试方案 | 第45-46页 |
| 5.2 特定数据包发送功能测试与分析 | 第46-48页 |
| 5.3 Ping 功能测试与分析 | 第48-49页 |
| 5.4 数据双向转发测试与分析 | 第49-51页 |
| 5.5 安全防护功能测试与分析 | 第51-56页 |
| 第六章 总结与展望 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 发表论文和参加科研情况说明 | 第61-62页 |
| 致谢 | 第62页 |