基于FPGA的高速网络流量采集系统设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本论文主要研究内容 | 第12-14页 |
| 第2章 采集系统瓶颈分析与优化方案 | 第14-19页 |
| 2.1 传统流量采集系统工作流程 | 第14页 |
| 2.2 传统流量采集系统性能瓶颈分析 | 第14-15页 |
| 2.3 流量采集系统设计思路分析 | 第15-16页 |
| 2.4 流量采集系统总体方案 | 第16-17页 |
| 2.5 系统软硬件功能划分 | 第17-18页 |
| 2.6 本章小结 | 第18-19页 |
| 第3章 流量预处理硬件平台设计 | 第19-28页 |
| 3.1 平台设计需求分析 | 第19页 |
| 3.2 预处理硬件平台功能划分 | 第19-20页 |
| 3.3 数据在平台上的处理通路设计 | 第20-21页 |
| 3.4 预处理平台模块硬件设计 | 第21-27页 |
| 3.4.1 网络接口模块设计 | 第21-22页 |
| 3.4.2 数据查找模块设计 | 第22-23页 |
| 3.4.3 SRAM 接口设计 | 第23-25页 |
| 3.4.4 PCIE 总线设计 | 第25-26页 |
| 3.4.5 时钟与复位管理设计 | 第26-27页 |
| 3.5 本章小结 | 第27-28页 |
| 第4章 系统关键技术实现与软件设计 | 第28-53页 |
| 4.1 高效数据传输通道设计 | 第28-39页 |
| 4.1.1 数据传输过程分析 | 第28页 |
| 4.1.2 外设到内核缓存区的数据传输实现 | 第28-30页 |
| 4.1.3 内核静态缓冲区创建实现 | 第30-32页 |
| 4.1.4 数据零拷贝传输实现 | 第32-34页 |
| 4.1.5 缓冲区数据同步算法 | 第34-39页 |
| 4.2 基于 TCAM 硬件分包实现 | 第39-42页 |
| 4.3 流量并行处理优化实现 | 第42-43页 |
| 4.4 FPGA 的控制逻辑设计 | 第43-46页 |
| 4.5 流量采集系统的软件设计 | 第46-51页 |
| 4.5.1 软件系统分层设计 | 第46-48页 |
| 4.5.2 软件主要功能模块设计 | 第48-51页 |
| 4.6 本章小结 | 第51-53页 |
| 第5章 系统测试结果和分析 | 第53-62页 |
| 5.1 测试环境介绍 | 第53-54页 |
| 5.2 系统性能测试 | 第54-60页 |
| 5.2.1 数据包捕获能力测试 | 第54-57页 |
| 5.2.2 中断次数影响测试 | 第57-58页 |
| 5.2.3 CPU 占用率测试 | 第58-60页 |
| 5.2.4 内存占用测试 | 第60页 |
| 5.3 系统测试结果分析 | 第60-61页 |
| 5.4 本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士期间发表的论文 | 第66-67页 |
| 致谢 | 第67页 |
