| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 视频技术发展过程 | 第10-11页 |
| 1.2 DVI 技术发展现状和研究意义 | 第11-13页 |
| 1.3 锁相环技术的发展历程和研究意义 | 第13-14页 |
| 1.4 论文研究内容及安排 | 第14-15页 |
| 第2章 DVI 标准和 DVI 接收端设计规划 | 第15-22页 |
| 2.1 DVI 接口标准 | 第15-18页 |
| 2.2 DVI 系统结构 | 第18-19页 |
| 2.3 DVI 接收端模拟部分电路设计规划 | 第19-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 高速差分接收单元 | 第22-28页 |
| 3.1 高速差分接收单元电路设计 | 第22-25页 |
| 3.1.1 放大器电路设计 | 第22-23页 |
| 3.1.2 电平转换电路设计 | 第23-25页 |
| 3.2 高速差分接收单元电路仿真 | 第25-27页 |
| 3.3 本章小结 | 第27-28页 |
| 第4章 3 倍过采样数据恢复电路 | 第28-41页 |
| 4.1 过采样技术简介 | 第28-29页 |
| 4.2 过采样数据恢复电路逻辑设计 | 第29-39页 |
| 4.2.1 采样电路设计 | 第29-30页 |
| 4.2.2 相位检测电路设计 | 第30-34页 |
| 4.2.3 移相调节电路设计 | 第34-39页 |
| 4.3 数据恢复电路系统仿真 | 第39-40页 |
| 4.4 本章小结 | 第40-41页 |
| 第5章 12 相等相位差时钟输出电荷泵锁相环 | 第41-73页 |
| 5.1 锁相环简介 | 第41-43页 |
| 5.1.1 锁相环的工作原理 | 第41-42页 |
| 5.1.2 锁相环的工作状态 | 第42-43页 |
| 5.2 电荷泵锁相环的建模和仿真 | 第43-47页 |
| 5.2.1 电荷泵锁相环的数学模型 | 第43-46页 |
| 5.2.2 电荷泵锁相环的 Simulink 建模和仿真 | 第46-47页 |
| 5.3 锁相环的噪声和抖动 | 第47-51页 |
| 5.3.1 锁相环中的主要噪声源 | 第48-49页 |
| 5.3.2 电荷泵锁相环的噪声模型 | 第49-50页 |
| 5.3.3 锁相环输出时钟的抖动 | 第50-51页 |
| 5.4 PLL 电路设计 | 第51-69页 |
| 5.4.1 鉴频鉴相器设计 | 第51-55页 |
| 5.4.2 电荷泵电路设计 | 第55-60页 |
| 5.4.3 环路滤波器设计 | 第60-61页 |
| 5.4.4 压控振荡器设计 | 第61-67页 |
| 5.4.5 其他电路设计 | 第67-69页 |
| 5.5 PLL 系统仿真 | 第69-72页 |
| 5.6 本章小结 | 第72-73页 |
| 第6章 DVI 接收端模拟电路系统仿真及版图实现 | 第73-81页 |
| 6.1 系统前仿真 | 第73-75页 |
| 6.2 版图设计及其后仿真 | 第75-80页 |
| 6.2.1 版图设计 | 第75-78页 |
| 6.2.2 系统后仿真 | 第78-80页 |
| 6.3 本章小结 | 第80-81页 |
| 结论 | 第81-84页 |
| 参考文献 | 第84-87页 |
| 致谢 | 第87-88页 |
| 附录 A 攻读学位期间所发表的学术论文目录 | 第88页 |