基于SOPC的高频扩频通信系统设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-12页 |
| 1.3 本文研究的主要内容 | 第12-14页 |
| 第2章 相关技术及总体方案设计 | 第14-20页 |
| 2.1 嵌入式 SOPC 系统概述 | 第14-15页 |
| 2.2 扩频通信概述 | 第15-17页 |
| 2.3 系统总体方案设计 | 第17-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第3章 数字扩频发射机设计 | 第20-30页 |
| 3.1 DDS 正弦波发生器设计 | 第20-21页 |
| 3.2 扩频调制模块设计 | 第21-24页 |
| 3.2.1 伪随机码设计 | 第22-23页 |
| 3.2.2 扩频调制设计 | 第23-24页 |
| 3.3 BPSK 模块设计 | 第24-27页 |
| 3.4 模拟发射前端设计 | 第27-29页 |
| 3.4.1 数模转换电路设计 | 第27-28页 |
| 3.4.2 功率放大器电路设计 | 第28-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第4章 数字扩频接收机设计 | 第30-42页 |
| 4.1 模拟接收前端设计 | 第30-33页 |
| 4.1.1 低噪声放大器电路设计 | 第30-31页 |
| 4.1.2 模数转换电路设计 | 第31-33页 |
| 4.2 解扩模块设计 | 第33-38页 |
| 4.2.1 扩频码捕获 | 第33-34页 |
| 4.2.2 扩频码跟踪 | 第34-37页 |
| 4.2.3 扩频码的 FPGA 同步设计 | 第37-38页 |
| 4.3 解调模块设计 | 第38-41页 |
| 4.3.1 载波同步设计 | 第38-39页 |
| 4.3.2 信号解调设计 | 第39-41页 |
| 4.4 本章小结 | 第41-42页 |
| 第5章 嵌入式 SOPC 系统设计 | 第42-64页 |
| 5.1 Nios II 处理器简介 | 第42-44页 |
| 5.2 SOPC 系统硬件设计 | 第44-54页 |
| 5.2.1 FPGA 器件 | 第45-46页 |
| 5.2.2 存储器电路 | 第46-50页 |
| 5.2.3 配置电路 | 第50-51页 |
| 5.2.4 时钟电路 | 第51-52页 |
| 5.2.5 复位电路 | 第52页 |
| 5.2.6 电源电路 | 第52-53页 |
| 5.2.7 串口电路 | 第53-54页 |
| 5.3 嵌入式 SOPC 系统构建 | 第54-58页 |
| 5.3.1 Nios II 处理器构建 | 第54-56页 |
| 5.3.2 系统组件设计 | 第56-58页 |
| 5.4 自定义组件设计 | 第58-60页 |
| 5.5 应用程序设计 | 第60-63页 |
| 5.5.1 软件开发工具 Nios II EDS | 第60-61页 |
| 5.5.2 Nios II 系统软件开发流程 | 第61-63页 |
| 5.6 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士期间发表的论文 | 第68-69页 |
| 致谢 | 第69页 |
