| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题研究的背景与意义 | 第12-14页 |
| 1.2 现场可编程门阵列概述 | 第14-15页 |
| 1.3 物理不可克隆函数概述 | 第15-19页 |
| 1.3.1 物理不可克隆函数的发展 | 第15-17页 |
| 1.3.2 物理不可克隆函数的应用 | 第17-19页 |
| 1.4 基于FPGA的PUF技术的研究现状 | 第19-20页 |
| 1.5 本文的主要研究内容 | 第20-21页 |
| 1.6 本文的创新点 | 第21-22页 |
| 第二章 物理不可克隆函数 | 第22-30页 |
| 2.1 PUF常见术语 | 第22-25页 |
| 2.1.1 PUF的基本概念 | 第22-23页 |
| 2.1.2 PUF的评估标准 | 第23页 |
| 2.1.3 影响PUF的因素 | 第23-25页 |
| 2.2 PUF的分类 | 第25-29页 |
| 2.2.1 硅PUF | 第25-28页 |
| 2.2.2 强PUF和弱PUF | 第28-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 仲裁PUF的FPGA实现 | 第30-42页 |
| 3.1 布线延迟偏差 | 第30-32页 |
| 3.2 仲裁PUF的布线延迟偏差校准 | 第32-36页 |
| 3.2.1 可编程延迟单元 | 第32-34页 |
| 3.2.2 加入延迟调整块的仲裁PUF的结构 | 第34-35页 |
| 3.2.3 布线延迟偏差校准的传统方法 | 第35-36页 |
| 3.3 布线延迟偏差快速校准的方法 | 第36-39页 |
| 3.4 本章小结 | 第39-42页 |
| 第四章 仲裁PUF的布线延迟偏差补偿实验 | 第42-56页 |
| 4.1 自动调整电路校准布线延迟偏差的仿真结果 | 第42-45页 |
| 4.2 仲裁PUF布线延迟偏差的快速校准的实验结果 | 第45-48页 |
| 4.3 基于FPGA的仲裁PUF的评估 | 第48-53页 |
| 4.3.1 仲裁PUF响应的随机性 | 第48-50页 |
| 4.3.2 仲裁PUF响应的稳定性 | 第50-52页 |
| 4.3.3 仲裁PUF的唯一性 | 第52页 |
| 4.3.4 本节小结 | 第52-53页 |
| 4.4 快速校准布线延迟方法与传统校准方法的对比 | 第53-54页 |
| 4.5 本章小结 | 第54-56页 |
| 第五章 结论与展望 | 第56-58页 |
| 5.1 结论 | 第56页 |
| 5.2 展望 | 第56-58页 |
| 参考文献 | 第58-62页 |
| 致谢 | 第62-64页 |
| 研究成果及发表的学术论文 | 第64-66页 |
| 作者与导师简介 | 第66-68页 |
| 附件 | 第68-69页 |