| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 缩略词 | 第15-16页 |
| 第一章 绪论 | 第16-21页 |
| 1.1 数字通信系统的整体结构 | 第16页 |
| 1.2 信道编码技术的历史与演进 | 第16-18页 |
| 1.2.1 分组码与卷积码 | 第17页 |
| 1.2.2 Turbo码介绍 | 第17页 |
| 1.2.3 LDPC码介绍 | 第17-18页 |
| 1.3 极化码的起源及研究现状 | 第18-19页 |
| 1.3.1 极化码的起源 | 第18页 |
| 1.3.2 极化码的编译码技术发展及研究现状 | 第18页 |
| 1.3.3 极化码的硬件实现 | 第18-19页 |
| 1.4 极化码在现代通信中的应用 | 第19页 |
| 1.5 本文主要研究工作和内容安排 | 第19-21页 |
| 第二章 传统可迭代译码的信道编码技术 | 第21-37页 |
| 2.1 Turbo码编码 | 第21-26页 |
| 2.1.1 递归系统卷积码RSC | 第21-23页 |
| 2.1.2 交织器的设计 | 第23-26页 |
| 2.2 Turbo码译码 | 第26-28页 |
| 2.2.1 Turbo码译码器结构 | 第26-27页 |
| 2.2.2 SISO译码器与MAP算法 | 第27-28页 |
| 2.3 LDPC码编码 | 第28-30页 |
| 2.3.1 校验矩阵的Tanner图表示 | 第29-30页 |
| 2.3.2 基于高斯消元的标准编码方法 | 第30页 |
| 2.4 LDPC码译码 | 第30-33页 |
| 2.5 Turbo码与LDPC码的性能仿真分析 | 第33-35页 |
| 2.5.1 不同交织器下Turbo码性能比较 | 第33-34页 |
| 2.5.2 不同译码迭代次数下LDPC码性能比较 | 第34-35页 |
| 2.6 Turbo码、LDPC码与极化码的比较 | 第35-36页 |
| 2.7 本章小结 | 第36-37页 |
| 第三章 极化码理论基石：信道极化 | 第37-56页 |
| 3.1 信道特性及相关参数 | 第37-39页 |
| 3.1.1 信道容量 | 第37-38页 |
| 3.1.2 Bhattacharyya参数 | 第38页 |
| 3.1.3 信道截止速率 | 第38-39页 |
| 3.1.4 信道容量、巴式参数和截止速率三者之间的关系 | 第39页 |
| 3.2 常见信道模型 | 第39-41页 |
| 3.2.1 AWGN信道 | 第39-40页 |
| 3.2.2 BEC信道 | 第40页 |
| 3.2.3 BSC信道 | 第40-41页 |
| 3.3 信道极化现象的发现 | 第41-44页 |
| 3.3.1 BEC信道下的截止速率 | 第42-43页 |
| 3.3.2 BSC信道下的截止速率 | 第43-44页 |
| 3.4 信道极化 | 第44-48页 |
| 3.4.1 相关变量的定义与说明 | 第45页 |
| 3.4.2 信道合并 | 第45-48页 |
| 3.4.3 信道拆分 | 第48页 |
| 3.5 信道极化的性质 | 第48-55页 |
| 3.5.1 信道变换 | 第48-51页 |
| 3.5.2 子信道信道容量与巴式参数的相互转换 | 第51-53页 |
| 3.5.3 信道极化定理 | 第53-54页 |
| 3.5.4 信道极化速率 | 第54-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第四章 极化码的编译码算法 | 第56-86页 |
| 4.1 极化码的码构造——信道挑选 | 第56-61页 |
| 4.1.1 BEC-Z(W)方法 | 第56-57页 |
| 4.1.2 BSC-Z(W)方法 | 第57-60页 |
| 4.1.3 蒙特卡洛方法 | 第60页 |
| 4.1.4 其他挑选方法 | 第60-61页 |
| 4.2 极化码编码 | 第61-65页 |
| 4.2.1 生成矩阵GN | 第61-63页 |
| 4.2.2 GN陪集编码 | 第63-64页 |
| 4.2.3 编码复杂度 | 第64-65页 |
| 4.3 极化码译码 | 第65-76页 |
| 4.3.1 SC译码算法 | 第65-70页 |
| 4.3.2 SCL译码算法 | 第70-73页 |
| 4.3.3 CA-SCL译码算法 | 第73-74页 |
| 4.3.4 BP译码算法 | 第74-76页 |
| 4.3.5 SCL与CA-SCL及其他译码算法比较 | 第76页 |
| 4.4 极化码编译码实例 | 第76-80页 |
| 4.4.1 编码举例 | 第77页 |
| 4.4.2 译码举例 | 第77-80页 |
| 4.5 极化码与RM码 | 第80-85页 |
| 4.5.1 RM码编码 | 第81-82页 |
| 4.5.2 RM码的大数逻辑译码 | 第82-83页 |
| 4.5.3 极化码与RM码的比较 | 第83-85页 |
| 4.6 本章小结 | 第85-86页 |
| 第五章 极化码的性能分析及译码仿真 | 第86-95页 |
| 5.1 极化码的译码错误概率 | 第86-88页 |
| 5.1.1 错误概率的度量 | 第86页 |
| 5.1.2 理论上的错误概率上下界 | 第86-88页 |
| 5.2 本文仿真环境说明 | 第88-92页 |
| 5.2.1 码长对性能的影响 | 第88-89页 |
| 5.2.2 码率对性能的影响 | 第89-90页 |
| 5.2.3 信道挑选方法对性能的影响 | 第90页 |
| 5.2.4 列表数目L对SCL译码算法性能的影响 | 第90-91页 |
| 5.2.5 迭代次数对BP译码算法性能的影响 | 第91-92页 |
| 5.2.6 不同极化码译码算法的比较 | 第92页 |
| 5.3 极化码定点化译码分析 | 第92-94页 |
| 5.4 本章小结 | 第94-95页 |
| 第六章 极化码SCL译码器的FPGA实现 | 第95-120页 |
| 6.1 FPGA开发流程介绍 | 第95-97页 |
| 6.2 极化码译码器结构 | 第97-101页 |
| 6.2.1 树型结构 | 第98-100页 |
| 6.2.2 线型结构 | 第100-101页 |
| 6.2.3 半平行结构 | 第101页 |
| 6.3 SCL译码器整体结构设计 | 第101-104页 |
| 6.4 译码器各子模块结构设计 | 第104-116页 |
| 6.4.1 LLR计算模块 | 第104-109页 |
| 6.4.2 修正模块 | 第109-110页 |
| 6.4.3 路径度量值计算模块 | 第110-111页 |
| 6.4.4 排序模块 | 第111-113页 |
| 6.4.5 反馈模块 | 第113-114页 |
| 6.4.6 控制模块 | 第114-116页 |
| 6.5 译码器仿真测试与综合结果分析 | 第116-119页 |
| 6.5.1 仿真测试平台 | 第116-117页 |
| 6.5.2 译码器的硬件综合结果 | 第117-118页 |
| 6.5.3 译码器性能分析 | 第118-119页 |
| 6.6 本章小结 | 第119-120页 |
| 第七章 总结与展望 | 第120-122页 |
| 7.1 本文工作总结 | 第120-121页 |
| 7.2 后续工作展望 | 第121-122页 |
| 参考文献 | 第122-126页 |
| 致谢 | 第126-127页 |
| 在学期间的研究成果及发表的学术论文 | 第127-128页 |
| 附录 | 第128-130页 |
| 附录A | 第128页 |
| 附录B | 第128-130页 |