基于CPLD的磁力仪数字板的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究的背景及意义 | 第10-11页 |
| 1.2 国内外发展状况 | 第11-12页 |
| 1.3 论文研究内容 | 第12-13页 |
| 1.4 论文结构安排 | 第13-14页 |
| 第2章 磁力仪系统结构和测量原理 | 第14-19页 |
| 2.1 概述 | 第14页 |
| 2.2 磁力仪工作原理 | 第14-16页 |
| 2.3 磁力仪系统设计 | 第16-18页 |
| 2.4 磁力仪主要技术指标及关键点 | 第18-19页 |
| 第3章 磁力仪数字板电路设计 | 第19-31页 |
| 3.1 数字板电源电路设计 | 第19-20页 |
| 3.2 串联谐振电路设计 | 第20-21页 |
| 3.3 模数转换电路设计 | 第21-23页 |
| 3.4 CPLD电路设计 | 第23-25页 |
| 3.5 ARM主控模块设计 | 第25-27页 |
| 3.6 存储电路设计 | 第27-28页 |
| 3.7 数据传输电路设计 | 第28-29页 |
| 3.8 按键显示模块设计 | 第29-31页 |
| 第4章 磁力仪CPLD部分软件设计 | 第31-44页 |
| 4.1 CPLD与ARM总线通信 | 第31-33页 |
| 4.1.1 CPLD读总线通信时序 | 第31-32页 |
| 4.1.2 CPLD写总线通信时序 | 第32-33页 |
| 4.2 CPLD频率测量 | 第33-34页 |
| 4.3 A/D控制 | 第34-37页 |
| 4.3.1 向A/D写入控制信号 | 第35页 |
| 4.3.2 读取A/D模数转换值 | 第35-36页 |
| 4.3.3 ARM与CPLD配合工作过程 | 第36-37页 |
| 4.4 CPLD配谐极化控制 | 第37-38页 |
| 4.5 CPLD控制键盘显示 | 第38-42页 |
| 4.5.1 显示屏介绍 | 第38-39页 |
| 4.5.2 CPLD控制按键检测 | 第39-40页 |
| 4.5.3 ARM与CPLD控制键盘显示 | 第40-42页 |
| 4.6 CPLD系统总体框架 | 第42-44页 |
| 第5章 测试结果分析 | 第44-50页 |
| 5.1 磁力仪灵敏度研究 | 第44页 |
| 5.2 磁力仪模拟板信号测试 | 第44-46页 |
| 5.3 室内灵敏度测试 | 第46-47页 |
| 5.4 质子磁力仪野外测试结果分析 | 第47-48页 |
| 5.5 JOM-3 磁力梯度仪野外测试 | 第48-50页 |
| 第6章 总结和展望 | 第50-52页 |
| 6.1 主要研究工作 | 第50-51页 |
| 6.2 展望 | 第51-52页 |
| 参考文献 | 第52-56页 |
| 作者简介及科研成果 | 第56-57页 |
| 致谢 | 第57页 |
