| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-11页 |
| 1.1 论文研究背景 | 第6-7页 |
| 1.2 选题意义及国内外研究现状 | 第7-8页 |
| 1.2.1 FIR数字滤波器的研究现状 | 第7-8页 |
| 1.2.2 FFT处理器的研究现状 | 第8页 |
| 1.3 论文的主要工作和创新点 | 第8-10页 |
| 1.3.1 主要工作 | 第9页 |
| 1.3.2 创新点 | 第9-10页 |
| 1.4 论文组织结构 | 第10-11页 |
| 第二章 DC-OFDM无线通信系统 | 第11-19页 |
| 2.1 DC-OFDM系统方案 | 第11-14页 |
| 2.1.1 频带划分方案 | 第11-12页 |
| 2.1.2 发送接收系统方案 | 第12-14页 |
| 2.2 OFDM调制技术 | 第14-17页 |
| 2.3 DC-OFDM超宽带系统优点 | 第17-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 FIR滤波器的研究与设计 | 第19-33页 |
| 3.1 传统并行FIR滤波器 | 第19-24页 |
| 3.1.1 并行FIR滤波器的多项式分解表示 | 第19-22页 |
| 3.1.2 快速FIR算法 | 第22-24页 |
| 3.2 提出的并行FIR滤波器 | 第24-27页 |
| 3.3 设计实现与比较分析 | 第27-28页 |
| 3.4 FIR滤波器在无线信道仿真中的应用 | 第28-32页 |
| 3.5 本章小结 | 第32-33页 |
| 第四章 FFT处理器的研究与设计 | 第33-66页 |
| 4.1 FFT算法的分析与设计 | 第33-43页 |
| 4.1.1 FFT算法简介及复杂度分析 | 第34-40页 |
| 4.1.1.1 FFT算法简介 | 第34-38页 |
| 4.1.1.2 FFT算法复杂度分析 | 第38-40页 |
| 4.1.2 128点FFT算法设计 | 第40-43页 |
| 4.2 FFT架构的分析与设计 | 第43-49页 |
| 4.2.1 流水线架构FFT处理器 | 第43-46页 |
| 4.2.1.1 MDC流水线架构 | 第44-45页 |
| 4.2.1.2 SDF流水线架构 | 第45-46页 |
| 4.2.2 结合FFT分解的流水线并行架构 | 第46-47页 |
| 4.2.3 基结构的分析与选择 | 第47-49页 |
| 4.3 128点FFT处理器硬件设计 | 第49-56页 |
| 4.3.1 128点FFT/IFFT处理器电路结构 | 第49-50页 |
| 4.3.2 8 路并行延迟反馈流水线结构 | 第50-53页 |
| 4.3.3 旋转因子乘法器的设计 | 第53-56页 |
| 4.4 定点化误差分析与仿真 | 第56-60页 |
| 4.4.1 FFT有限字长效应 | 第56-58页 |
| 4.4.2 算法定点化仿真 | 第58-60页 |
| 4.5 FFT处理器的实现和验证 | 第60-65页 |
| 4.5.1 VLSI实现和验证 | 第61-62页 |
| 4.5.2 仿真验证与综合 | 第62-64页 |
| 4.5.3 性能分析与比较 | 第64-65页 |
| 4.6 本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66-67页 |
| 5.2 展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 硕士期间的科研成果 | 第71-72页 |
| 致谢 | 第72-73页 |