基于FPGA的DPSK调制解调板卡设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题研究背景及意义 | 第7-9页 |
| 1.2 国内外研究现状 | 第9页 |
| 1.3 主要研究内容 | 第9-11页 |
| 2 软件无线电和锁相环理论 | 第11-21页 |
| 2.1 信号采样理论 | 第11-13页 |
| 2.1.1 Nyquist采样定理 | 第11-12页 |
| 2.1.2 带通采样定理 | 第12-13页 |
| 2.2 多速率信号处理 | 第13-16页 |
| 2.2.1 多速率信号处理的基本知识 | 第13-15页 |
| 2.2.2 数字低通滤波器 | 第15-16页 |
| 2.3 锁相环理论 | 第16-20页 |
| 2.3.1 锁相环的组成 | 第17-19页 |
| 2.3.2 锁相环的锁定过程与性能指标 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 3 板卡上行发送模块设计 | 第21-39页 |
| 3.1 信道编码 | 第21-23页 |
| 3.1.1 有噪信道编码定理 | 第21页 |
| 3.1.2 信道编码简介 | 第21-23页 |
| 3.2 级联编码理论 | 第23-29页 |
| 3.2.1 RS编译码原理 | 第23-24页 |
| 3.2.2 卷积码编译码原理 | 第24-28页 |
| 3.2.3 交织与解交织原理 | 第28-29页 |
| 3.3 DPSK调制基本原理 | 第29-32页 |
| 3.3.1 IQ同相正交调制 | 第29-30页 |
| 3.3.2 DPSK调制 | 第30-32页 |
| 3.4 上行调制模块FPGA实现 | 第32-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4 板卡下行接收模块设计 | 第39-54页 |
| 4.1 载波同步的FPGA实现 | 第39-43页 |
| 4.1.1 平方环工作原理 | 第39-40页 |
| 4.1.2 科斯塔斯环工作原理 | 第40-41页 |
| 4.1.3 科斯塔斯环的FPGA实现 | 第41-43页 |
| 4.2 码元同步的FPGA实现 | 第43-47页 |
| 4.2.1 码元同步基本理论 | 第43-46页 |
| 4.2.2 超前滞后门的FPGA实现 | 第46-47页 |
| 4.3 帧同步的FPGA实现 | 第47-53页 |
| 4.3.1 信道译码和解交织 | 第47-51页 |
| 4.3.2 帧同步 | 第51-53页 |
| 4.4 本章小结 | 第53-54页 |
| 5 板卡功能模块设计 | 第54-63页 |
| 5.1 DPSK调制解调系统功能模块 | 第54-57页 |
| 5.1.1 幅度调整 | 第54-55页 |
| 5.1.2 噪声产生 | 第55-57页 |
| 5.2 PCI接口通信 | 第57-61页 |
| 5.2.1 PCI接口说明 | 第57-59页 |
| 5.2.2 PCI本地总线逻辑设计 | 第59-61页 |
| 5.3 硬件平台简介 | 第61-62页 |
| 5.4 本章小结 | 第62-63页 |
| 6 总结 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-67页 |
