| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 选题背景与意义 | 第7-8页 |
| 1.2 国内外现状 | 第8页 |
| 1.3 主要研究内容 | 第8-10页 |
| 2 USB系统及通信协议 | 第10-22页 |
| 2.1 USB的特点 | 第10-11页 |
| 2.2 USB系统结构 | 第11-16页 |
| 2.2.1 USB系统中的层次结构 | 第11-12页 |
| 2.2.2 USB系统中的拓扑结构 | 第12-13页 |
| 2.2.3 USB的端点和总线数据流 | 第13-16页 |
| 2.3 USB协议中的数据结构 | 第16-19页 |
| 2.4 四种传输方式及其事务处理 | 第19-21页 |
| 2.5 本章小结 | 第21-22页 |
| 3 CY7C0813A及其固件程序 | 第22-27页 |
| 3.1 串行接口引擎 | 第22-23页 |
| 3.2 USB芯片的8051微处理器系统 | 第23-25页 |
| 3.2.1 CY7C68013A的增强型8051内核 | 第23-24页 |
| 3.2.2 CY7C68013A的自动中断向量 | 第24页 |
| 3.2.3 内部数据RAM | 第24-25页 |
| 3.2.4 其它片内存储器 | 第25页 |
| 3.3 CY7C0813A固件程序设计 | 第25-26页 |
| 3.4 本章小结 | 第26-27页 |
| 4 Slave FIFO高速数据传输系统 | 第27-39页 |
| 4.1 Slave FIFO模式结构图 | 第27-28页 |
| 4.2 Slave FIFO模式的功能配置 | 第28-34页 |
| 4.2.1 Slave FIFO的接口配置 | 第29-30页 |
| 4.2.2 Slave FIFO的接口标识信号 | 第30-32页 |
| 4.2.3 Slove FIFO大端点的配置 | 第32-33页 |
| 4.2.4 端点的复位 | 第33-34页 |
| 4.3 Slave FIFO性能及测试结果分析 | 第34-38页 |
| 4.3.1 上位机应用程序 | 第34-36页 |
| 4.3.2 测试结果及分析 | 第36-38页 |
| 4.4 本章小结 | 第38-39页 |
| 5 基于Slave FIFO的CCD数据采集与传输系统 | 第39-48页 |
| 5.1 系统整体结构 | 第39-40页 |
| 5.2 CCD工作原理及驱动信号 | 第40-41页 |
| 5.3 主控器FPGA模块 | 第41-45页 |
| 5.3.1 形成内部FIFO存储器 | 第41-42页 |
| 5.3.2 数据端口模式选择模块 | 第42页 |
| 5.3.3 向FPGA内部FIFO写入模块 | 第42-43页 |
| 5.3.4 从FPGA内部FIFO读出模块 | 第43-44页 |
| 5.3.5 CCD工作时序信号产生 | 第44-45页 |
| 5.4 系统整体电路及测试 | 第45-47页 |
| 5.4.1 系统整体电路 | 第45页 |
| 5.4.2 系统整体性能测试 | 第45-47页 |
| 5.5 本章小结 | 第47-48页 |
| 6 工作总结与展望 | 第48-49页 |
| 6.1 工作总结 | 第48页 |
| 6.2 展望 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 致谢 | 第51页 |