| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 背景概述 | 第16页 |
| 1.2 设计概述 | 第16-21页 |
| 1.3 本文的主要工作 | 第21页 |
| 1.4 本论文安排 | 第21-24页 |
| 第二章 DSP预处理系统的系统设计 | 第24-34页 |
| 2.1 DSP预处理系统设计的功能介绍 | 第24-25页 |
| 2.2 DSP预处理系统设计的处理流程 | 第25-27页 |
| 2.3 DSP预处理系统设计的接口说明 | 第27-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 DSP预处理系统中的子模块设计 | 第34-64页 |
| 3.1 SYNSO模块的设计 | 第34-37页 |
| 3.2 AGRTH模块的设计 | 第37-38页 |
| 3.3 AGRTH模块中的dspp_agrth_dc子模块的设计 | 第38-41页 |
| 3.4 AGRTH模块中的dspp_agrth_agc子模块的设计 | 第41-45页 |
| 3.5 AGRTH模块中的dspp_agrth_skw子模块的设计 | 第45-54页 |
| 3.6 AGRTH模块中的dspp_agrth_track子模块的设计 | 第54-58页 |
| 3.7 AGRTH模块中dspp_agrth_iqb子模块的设计 | 第58-60页 |
| 3.8 其他说明 | 第60-61页 |
| 3.8.1 模块中数据处理的延时说明 | 第60页 |
| 3.8.2 模块中数据有效信号的设计 | 第60-61页 |
| 3.8.3 芯片接收端首次定帧成功的时间计算 | 第61页 |
| 3.9 本章小结 | 第61-64页 |
| 第四章 DSP预处理系统功能点和自测用例情况 | 第64-94页 |
| 4.1 验证方法的说明 | 第64-65页 |
| 4.2 DC去直流模块 | 第65-68页 |
| 4.2.1 功能点列表 | 第65-66页 |
| 4.2.2 规划用例列表 | 第66-68页 |
| 4.3 AGC功率增益模块 | 第68-75页 |
| 4.3.1 功能点列表 | 第69-70页 |
| 4.3.2 规划用例列表 | 第70-75页 |
| 4.4 SKW时延调整模块 | 第75-78页 |
| 4.4.1 功能点列表 | 第75页 |
| 4.4.2 用例规划列表 | 第75-78页 |
| 4.5 TRACK时延跟踪模块 | 第78-83页 |
| 4.5.1 功能点列表 | 第79页 |
| 4.5.2 用例规划列表 | 第79-83页 |
| 4.6 IQB补偿模块 | 第83-87页 |
| 4.6.1 功能点列表 | 第83页 |
| 4.6.2 规划用例列表 | 第83-87页 |
| 4.7 SYNSO同步模块测试 | 第87-88页 |
| 4.7.1 功能点列表 | 第87页 |
| 4.7.2 规划用例列表 | 第87-88页 |
| 4.8 系统级测试 | 第88-91页 |
| 4.8.1 功能点列表 | 第89页 |
| 4.8.2 用例规划列表 | 第89-91页 |
| 4.9 本章小结 | 第91-94页 |
| 第五章 结束语 | 第94-96页 |
| 参考文献 | 第96-98页 |
| 致谢 | 第98-100页 |
| 个人简介 | 第100-101页 |
