基于FPGA的QKD光源时序校准系统研究与设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题研究背景及意义 | 第16-17页 |
| 1.1.1 研究背景 | 第16-17页 |
| 1.1.2 研究意义 | 第17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 本文主要研究内容及组织架构 | 第18-20页 |
| 第二章 系统总体设计 | 第20-25页 |
| 2.1 需求分析 | 第20-21页 |
| 2.2 总体设计方案 | 第21-22页 |
| 2.3 核心器件选择 | 第22-24页 |
| 2.3.1 TDC-GPX | 第22-23页 |
| 2.3.2 FPGA | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 系统硬件设计 | 第25-52页 |
| 3.1 系统硬件框图 | 第25-26页 |
| 3.2 电源模块设计 | 第26-31页 |
| 3.2.1 单板电源树 | 第26-28页 |
| 3.2.2 DC-DC电源 | 第28-29页 |
| 3.2.3 LDO电源 | 第29-31页 |
| 3.3 信号调理模块设计 | 第31-36页 |
| 3.3.1 总体设计 | 第31-32页 |
| 3.3.2 比较器电路 | 第32-33页 |
| 3.3.3 脉冲展宽电路 | 第33-35页 |
| 3.3.4 电平转换电路 | 第35-36页 |
| 3.4 TDC时间测量模块设计 | 第36-39页 |
| 3.4.1 供电电路 | 第36-38页 |
| 3.4.2 对外接口 | 第38-39页 |
| 3.5 FPGA主控模块设计 | 第39-44页 |
| 3.5.1 时钟电路 | 第39-40页 |
| 3.5.2 配置电路 | 第40-41页 |
| 3.5.3 串行通信接口电路 | 第41-42页 |
| 3.5.4 辅助电路 | 第42-43页 |
| 3.5.5 对外接口 | 第43-44页 |
| 3.6 系统PCB设计 | 第44-50页 |
| 3.6.1 信号完整性 | 第44-47页 |
| 3.6.2 单板叠层 | 第47页 |
| 3.6.3 布局布线 | 第47-49页 |
| 3.6.4 电源平面分割 | 第49-50页 |
| 3.6.5 Gerber文件 | 第50页 |
| 3.7 本章小结 | 第50-52页 |
| 第四章 系统FPGA逻辑设计 | 第52-69页 |
| 4.1 FPGA流程控制 | 第52-53页 |
| 4.2 TDC-GPX读写控制 | 第53-58页 |
| 4.2.1 逻辑设计 | 第53-57页 |
| 4.2.2 接收数据分析 | 第57-58页 |
| 4.3 数据处理 | 第58-61页 |
| 4.4 串行通信接口UART设计 | 第61-67页 |
| 4.4.1 UART通信协议 | 第61页 |
| 4.4.2 UART总体架构 | 第61-62页 |
| 4.4.3 UART发送器设计 | 第62-64页 |
| 4.4.4 UART接收器设计 | 第64-66页 |
| 4.4.5 数据报文 | 第66-67页 |
| 4.5 校准结果存储 | 第67-68页 |
| 4.5.1 SPI通信协议 | 第67页 |
| 4.5.2 逻辑设计 | 第67-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 系统测试与结果分析 | 第69-79页 |
| 5.1 电源电压及纹波测试 | 第69-70页 |
| 5.2 信号调理单元测试 | 第70-72页 |
| 5.3 TDC-GPX性能测试 | 第72-75页 |
| 5.3.1 精度测试 | 第72-73页 |
| 5.3.2 线性度测试 | 第73-75页 |
| 5.4 系统整体测试 | 第75-77页 |
| 5.4.1 测试平台搭建 | 第75-76页 |
| 5.4.2 测试结果分析 | 第76-77页 |
| 5.5 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 全文总结 | 第79-80页 |
| 6.2 展望 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第84-85页 |
