基于FPGA的数据采集系统
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·国内外发展现状及课题背景 | 第8-12页 |
| ·数据采集系统的意义及发展现状 | 第8页 |
| ·FPGA发展简介 | 第8-11页 |
| ·课题背景 | 第11-12页 |
| ·论文研究内容 | 第12-13页 |
| ·论文总体结构 | 第13-14页 |
| 第二章 系统的理论基础和总体设计方案 | 第14-23页 |
| ·数据采集的基本理论 | 第14-15页 |
| ·数据采集原理 | 第14-15页 |
| ·主要性能指标 | 第15页 |
| ·FPGA开发介绍 | 第15-21页 |
| ·FPGA工作原理及特点 | 第16-17页 |
| ·FPGA开发流程 | 第17-19页 |
| ·FPGA程序稳定性设计 | 第19-21页 |
| ·系统总体设计 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 系统硬件设计 | 第23-39页 |
| ·硬件总体设计 | 第23-25页 |
| ·数据采集电路设计 | 第25-30页 |
| ·A/D芯片选取 | 第25-30页 |
| ·A/D电路设计 | 第30页 |
| ·数据存储电路设计 | 第30-33页 |
| ·DDR3存储芯片选取 | 第30-31页 |
| ·DDR3存储电路设计 | 第31-33页 |
| ·数据传输电路设计 | 第33-35页 |
| ·以太网芯片选取 | 第34页 |
| ·以太网部分电路设计 | 第34-35页 |
| ·时钟控制电路设计 | 第35-38页 |
| ·时钟芯片的选取 | 第35-37页 |
| ·时钟控制部分电路设计 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 系统软件设计 | 第39-83页 |
| ·FPGA整体逻辑控制设计与实现 | 第39-40页 |
| ·数据采集模块设计与实现 | 第40-54页 |
| ·ADC芯片配置设计与实现 | 第40-44页 |
| ·ADC芯片时钟管理设计与实现 | 第44-47页 |
| ·数据采集设计与实现 | 第47-54页 |
| ·数据存储模块设计与实现 | 第54-66页 |
| ·DDR3控制模块整体设计 | 第54-59页 |
| ·DDR3控制器设计实现 | 第59-66页 |
| ·DDR3控制器整体设计实现 | 第59-62页 |
| ·DDR3控制器写操作设计实现 | 第62-64页 |
| ·DDR3控制器读操作设计实现 | 第64-66页 |
| ·数据传输模块设计与实现 | 第66-74页 |
| ·以太网控制器整体设计 | 第66-72页 |
| ·以太网控制器读写操作设计实现 | 第72-74页 |
| ·时钟控制模块设计实现 | 第74-78页 |
| ·系统实现验证 | 第78-82页 |
| ·本章小结 | 第82-83页 |
| 第五章 总结与展望 | 第83-85页 |
| ·论文总结 | 第83页 |
| ·下一步研究工作 | 第83-85页 |
| 参考文献 | 第85-88页 |
| 致谢 | 第88页 |
