| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 引言 | 第10-14页 |
| ·选题依据和研究意义 | 第10-11页 |
| ·国内外现状 | 第11-13页 |
| ·论文主要研究内容 | 第13-14页 |
| ·主要研究内容 | 第13页 |
| ·组织结构安排： | 第13-14页 |
| 第2章 1553B 总线设计的理论基础 | 第14-20页 |
| ·1553B 系统架构 | 第14-15页 |
| ·MIL-STD-1553B 总线协议和消息格式 | 第15-20页 |
| ·编码方式 | 第15-16页 |
| ·字格式 | 第16-18页 |
| ·指令字 | 第16-17页 |
| ·数据字 | 第17页 |
| ·状态字 | 第17-18页 |
| ·方式控制 | 第18页 |
| ·消息格式 | 第18-19页 |
| ·时间参数规定 | 第19-20页 |
| ·消息间隔 | 第19页 |
| ·响应时间 | 第19页 |
| ·最短超时时间 | 第19-20页 |
| 第3章 FPGA 平台下的 1553B 总线接口设计 | 第20-30页 |
| ·SOPC 技术介绍 | 第20-21页 |
| ·1553B 协议部分设计 | 第21-28页 |
| ·1553B 编码器设计 | 第21-23页 |
| ·1553B 解码器设计 | 第23-28页 |
| ·同步头提取 | 第23-25页 |
| ·同步时钟产生 | 第25-26页 |
| ·曼彻斯特 II 型译码器设计 | 第26-28页 |
| ·时钟网络配置 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第4章 总线监测系统硬件设计 | 第30-37页 |
| ·硬件系统总体架构 | 第30-31页 |
| ·1553B 总线数据收发器 | 第31-32页 |
| ·1553B 总线耦合器 | 第32-33页 |
| ·Cyclone II 系列 EP2C8Q20C8N 型芯片 | 第33页 |
| ·CH375 USB 转换芯片 | 第33-34页 |
| ·FPGA 启动、存储与运行电路 | 第34-35页 |
| ·程序 FLASH 固化 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第5章 系统 NiosII 软核搭建与软件设计 | 第37-48页 |
| ·基于 SOPC 技术的系统设计流程 | 第37-38页 |
| ·Avalon-MM 总线介绍 | 第38-40页 |
| ·CH375 控制器自定义组件封装 | 第40-42页 |
| ·软核系统搭建 | 第42-43页 |
| ·CH375 驱动程序设计 | 第43-45页 |
| ·解码部分的控制 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第6章 监测系统上位机软件及 USB 驱动设计 | 第48-56页 |
| ·基于 VISA 的 USB 驱动开发 | 第48-49页 |
| ·基于 Labview 的上位机软件开发 | 第49-55页 |
| ·数据处理流程 | 第49-50页 |
| ·USB 数据采集 | 第50-52页 |
| ·数据存储备份 | 第52-53页 |
| ·指令配置程序 | 第53-54页 |
| ·可视化界面开发 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第7章 系统集成与验证 | 第56-61页 |
| ·测试平台搭建 | 第56-58页 |
| ·模拟信号采集与发送部分 | 第56-57页 |
| ·1553B 数据接收与上传部分 | 第57-58页 |
| ·工作流程 | 第58-59页 |
| ·实际运行结果 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 结论和建议 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-65页 |
| 攻读硕士学位期间的研究成果 | 第65页 |