| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-14页 |
| ·国内外研究现状 | 第8-9页 |
| ·GPU在视频编码中的应用 | 第9-11页 |
| ·CUDA技术 | 第9页 |
| ·ATI Stream技术 | 第9-10页 |
| ·DXVA2.0技术 | 第10-11页 |
| ·可编程3D引擎技术 | 第11页 |
| ·课题研究背景 | 第11-12页 |
| ·论文工作内容和章节安排 | 第12-14页 |
| 第二章 视频解码和GPU通用计算 | 第14-29页 |
| ·视频编解码标准 | 第14-18页 |
| ·MPEG-2编解码标准 | 第14-15页 |
| ·H.264编解码标准 | 第15-17页 |
| ·VC-1编解码标准 | 第17页 |
| ·AVS编解码标准 | 第17-18页 |
| ·视频解码器的通用模块 | 第18-22页 |
| ·IDCT模块 | 第18-19页 |
| ·运动估计/补偿模块 | 第19-20页 |
| ·熵解码模块 | 第20-21页 |
| ·后处理模块 | 第21-22页 |
| ·GPU通用数值计算 | 第22-28页 |
| ·CPU与GPU计算的区别 | 第22-25页 |
| ·GPU的体系架构 | 第25-26页 |
| ·GPGPU异构编程 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 基于DXVA的H.264高清解码器的设计和实现 | 第29-50页 |
| ·DXVA2.0简介 | 第29-34页 |
| ·COM技术和DirectX 3D的介绍 | 第29-32页 |
| ·基于DXVA的视频解码的架构 | 第32-34页 |
| ·基于DXVA2.0的H.264解码器的设计 | 第34-43页 |
| ·解码器架构设计 | 第34-36页 |
| ·解码器的硬件缓冲区 | 第36-40页 |
| ·数据结构和模块接口设计 | 第40-43页 |
| ·H.264高清视频解码器的实现 | 第43-49页 |
| ·解码器的实现 | 第44-47页 |
| ·解码视频的获取 | 第47页 |
| ·视频的后处理和回放 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第四章 多路H.264高清解码器的设计和实现 | 第50-63页 |
| ·多任务的调度 | 第50-55页 |
| ·多任务的同步和互斥 | 第50-51页 |
| ·多任务的切换和调度 | 第51-53页 |
| ·多路解码中的多任务分配 | 第53-55页 |
| ·多路H.264解码器的实现 | 第55-57页 |
| ·多路H.264解码器的优化措施 | 第57-58页 |
| ·多路H.264解码器的性能测试 | 第58-62页 |
| ·多路解码器的解码速度 | 第59-61页 |
| ·多路解码器的CPU占用率 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 多路H.264解码器在媒体录播系统中的应用 | 第63-70页 |
| ·媒体录播系统简介 | 第63-64页 |
| ·多路H.264解码器在媒体录播系统中的应用 | 第64-69页 |
| ·在客户端播放器中的应用 | 第64-66页 |
| ·在监控中心的应用 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结和展望 | 第70-72页 |
| ·工作总结 | 第70-71页 |
| ·工作展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士期间发表的论文情况 | 第76页 |