脑网络中关键节点计算的硬件加速技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-10页 |
| 第1章 引言 | 第10-14页 |
| ·基于功能磁共振成像的脑网络分析 | 第10-12页 |
| ·利用硬件加速计算解决网络分析问题 | 第12-13页 |
| ·本论文的主要研究内容及创新点 | 第13页 |
| ·本论文的结构安排 | 第13-14页 |
| 第2章 最短路径算法分析与比较 | 第14-24页 |
| ·图问题介绍 | 第14-15页 |
| ·图问题的研究框架 | 第14页 |
| ·网络的图表示 | 第14-15页 |
| ·常用最短路径算法介绍 | 第15-18页 |
| ·Floyd-Warshall 算法 | 第16-17页 |
| ·Dijkstra 算法 | 第17页 |
| ·BFS 算法 | 第17-18页 |
| ·常用最短路径算法的性能比较 | 第18-23页 |
| ·算法性能比较依据 | 第18-19页 |
| ·Floyd-Warshall 算法的开销分析 | 第19-20页 |
| ·Dijkstra 算法开销分析 | 第20-21页 |
| ·BFS 算法开销分析 | 第21-22页 |
| ·算法性能比较结果 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 BFS 算法的硬件实现 | 第24-42页 |
| ·算法分析和并行性分析 | 第24-29页 |
| ·并行层次分析 | 第24-26页 |
| ·算法运行时间分析 | 第26-28页 |
| ·硬件实现思路 | 第28-29页 |
| ·BFS 算法的硬件实现 | 第29-38页 |
| ·图信息存储结构 | 第29-31页 |
| ·计算单元设计 | 第31-34页 |
| ·多计算单元并行架构 | 第34-37页 |
| ·硬件计算性能 | 第37-38页 |
| ·实验结果与分析 | 第38-40页 |
| ·实验平台介绍 | 第38页 |
| ·硬件资源占用 | 第38-39页 |
| ·硬件加速比 | 第39-40页 |
| ·扩展性分析 | 第40页 |
| ·本章小结 | 第40-42页 |
| 第4章 中介中心度算法的分析与改进 | 第42-56页 |
| ·中心度问题的描述 | 第42-43页 |
| ·度中心度 | 第42页 |
| ·紧密中心度 | 第42-43页 |
| ·中介中心度 | 第43页 |
| ·中介中心度快速算法的分析与改进 | 第43-51页 |
| ·中介中心度快速算法 | 第44-49页 |
| ·改进的中介中心度快速算法 | 第49-51页 |
| ·改进算法效果分析 | 第51-54页 |
| ·改进算法的计算误差分析 | 第52-53页 |
| ·改进算法的计算时间分析 | 第53-54页 |
| ·本章小结 | 第54-56页 |
| 第5章 中介中心度的硬件实现 | 第56-68页 |
| ·算法分析&并行性分析 | 第56-60页 |
| ·并行层次分析 | 第56-57页 |
| ·算法运行时间分析 | 第57-59页 |
| ·硬件实现思路 | 第59-60页 |
| ·硬件实现 | 第60-64页 |
| ·IP 复用思想下的系统总体结构 | 第60-61页 |
| ·中介中心度计算单元设计 | 第61-64页 |
| ·硬件计算性能分析 | 第64页 |
| ·实验结果与分析 | 第64-66页 |
| ·系统规模与资源占用 | 第64-65页 |
| ·硬件加速比 | 第65-66页 |
| ·扩展性分析 | 第66页 |
| ·本章小结 | 第66-68页 |
| 第6章 基于硬件加速的脑网络分析 | 第68-72页 |
| ·脑网络数据介绍 | 第68-69页 |
| ·节点采样 | 第68-69页 |
| ·相关计算 | 第69页 |
| ·脑网络矩阵生成 | 第69页 |
| ·实验结果与分析 | 第69-71页 |
| ·实验方法 | 第69-70页 |
| ·实验结果 | 第70页 |
| ·扩展性分析 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第7章 总结与展望 | 第72-74页 |
| ·本文的主要工作总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-79页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第79页 |
