字符串模式匹配的硬件加速研究
| 摘要 | 第1-8页 |
| ABSTRACT | 第8-17页 |
| 第1章 绪论 | 第17-39页 |
| ·字符串模式匹配的背景 | 第17-19页 |
| ·字符串模式匹配加速算法的相关研究 | 第19-28页 |
| ·Na(?)ve算法 | 第19-20页 |
| ·KMP算法 | 第20-21页 |
| ·BM算法 | 第21-22页 |
| ·硬件加速 | 第22-28页 |
| ·专用处理器设计的相关概念知识 | 第28-36页 |
| ·ASIP应用背景 | 第28页 |
| ·ASIP的优势 | 第28-30页 |
| ·ASIP设计的相关研究 | 第30-36页 |
| ·论文组织 | 第36-39页 |
| 第2章 专用处理器设计方法学 | 第39-53页 |
| ·引言 | 第39页 |
| ·电子系统设计方法学 | 第39-43页 |
| ·传统设计方法 | 第39-40页 |
| ·基于IP复用的设计方法 | 第40-41页 |
| ·软硬件协同的设计方法 | 第41-42页 |
| ·基于平台的设计方法学 | 第42-43页 |
| ·专用处理器的设计方法学 | 第43-51页 |
| ·设计方法分析 | 第43-46页 |
| ·专用处理器设计的需求 | 第46页 |
| ·专用处理器的设计方法和流程 | 第46-51页 |
| ·小结 | 第51-53页 |
| 第3章 专用字符串模式匹配处理器体系结构设计 | 第53-91页 |
| ·引言 | 第53页 |
| ·字符串模式规则的描述文法 | 第53-57页 |
| ·正则表达式 | 第54-55页 |
| ·ABNF规则 | 第55-57页 |
| ·指令设计和指令编码 | 第57-67页 |
| ·单核处理器的体系结构设计 | 第67-79页 |
| ·数据通路 | 第68-69页 |
| ·控制通路 | 第69-75页 |
| ·存储器组织 | 第75-77页 |
| ·常用规则协处理器 | 第77-79页 |
| ·其他模块 | 第79页 |
| ·双核体系结构设计 | 第79-86页 |
| ·ABNF的规则展平和规则树 | 第80-82页 |
| ·双核构架的专用处理器体系结构设计 | 第82-85页 |
| ·双核构架的专用处理器存储器组织 | 第85-86页 |
| ·编译器的设计 | 第86-88页 |
| ·小结 | 第88-91页 |
| 第4章 专用处理器的功能测试和性能测试 | 第91-105页 |
| ·引言 | 第91页 |
| ·SIP协议概述和OSIP开源协议栈 | 第91-94页 |
| ·测试平台设计 | 第94-97页 |
| ·功能测试 | 第97-100页 |
| ·性能测试 | 第100-105页 |
| 第5章 结束语 | 第105-109页 |
| ·研究工作总结 | 第105-108页 |
| ·进一步研究工作的展望 | 第108-109页 |
| 参考文献 | 第109-115页 |
| 攻读博士学位期间的研究成果与科研项目 | 第115-117页 |
| 致谢 | 第117-118页 |
