LDPC编码算法研究及其FPGA实现
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 相关术语 | 第10-12页 |
| 第1章 绪论 | 第12-19页 |
| ·课题背景 | 第12-14页 |
| ·纠错码发展 | 第12-14页 |
| ·LDPC码的提出 | 第14页 |
| ·LDPC码的研究现状 | 第14-17页 |
| ·LDPC码编译码算法的研究现状 | 第14-16页 |
| ·LDPC码硬件实现的研究现状 | 第16-17页 |
| ·本文主要研究内容 | 第17-19页 |
| 第2章 LDPC码的基本原理 | 第19-25页 |
| ·LDPC码简介 | 第19-21页 |
| ·LDPC码定义 | 第19页 |
| ·相关术语及参数 | 第19-21页 |
| ·LDPC码的因子图 | 第21-25页 |
| ·LDPC码的因子图表示 | 第21-22页 |
| ·因子图中短环对码性能的影响 | 第22-23页 |
| ·二元域与多元域LDPC码 | 第23-25页 |
| 第3章 LDPC编码算法 | 第25-39页 |
| ·GALLAGER LDPC码 | 第25-26页 |
| ·准循环LDPC码 | 第26-29页 |
| ·准循环LDPC码构造 | 第27-28页 |
| ·基于掩盖技术的准循环LDPC码构造算法 | 第28-29页 |
| ·Q矩阵构造的LDPC码 | 第29-31页 |
| ·Q矩阵的定义 | 第29页 |
| ·Q矩阵的快述搜索算法 | 第29-30页 |
| ·基于Q矩阵的LDPC码结构 | 第30-31页 |
| ·RU算法 | 第31-38页 |
| ·预处理 | 第32页 |
| ·信号编码 | 第32-34页 |
| ·前向迭代 | 第34-35页 |
| ·贪婪算法 | 第35-36页 |
| ·改进的贪婪算法 | 第36-37页 |
| ·基于匈牙利法的LDPC编码优化算法 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 LDPC码编码器的FPGA实现 | 第39-49页 |
| ·开发工具与平台 | 第39-41页 |
| ·FPGA简介 | 第39-40页 |
| ·VHDL语言 | 第40-41页 |
| ·LDPC编码器的设计 | 第41-47页 |
| ·分组模块 | 第42页 |
| ·串/并模块 | 第42页 |
| ·编码模块 | 第42-46页 |
| ·并/串模块 | 第46页 |
| ·复用模块 | 第46-47页 |
| ·LDPC编码器的VHDL仿真 | 第47-49页 |
| ·矩阵向量乘法器仿真结果验证 | 第47页 |
| ·LDPC编码器的仿真结果 | 第47-48页 |
| ·结果分析 | 第48-49页 |
| 第5章 总结与展望 | 第49-50页 |
| 参考文献 | 第50-55页 |
| 致谢 | 第55-56页 |
| 学位论文评阅及答辩情况表 | 第56页 |
