雷达信号数字侦察接收的FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景 | 第8-9页 |
| ·电子战侦察数字接收机研究动态 | 第9-10页 |
| ·系统方案选取 | 第10页 |
| ·本文内容介绍和章节安排 | 第10-12页 |
| 第二章 数字接收机基础理论 | 第12-23页 |
| ·基于多相滤波器组数字信道化 | 第12-17页 |
| ·信道划分与交叠 | 第13-14页 |
| ·F抽取的选取 | 第14页 |
| ·多相滤波器组高效结构推导 | 第14-16页 |
| ·滤波器组仿真 | 第16页 |
| ·性能分析 | 第16-17页 |
| ·信道化输出检测 | 第17-19页 |
| ·频域检测 | 第17页 |
| ·时域检测 | 第17-19页 |
| ·架构设计基本技巧 | 第19-22页 |
| ·小结 | 第22-23页 |
| 第三章 数字信道化实现方案 | 第23-33页 |
| ·数字信道化 FPGA实现架构设计 | 第23-24页 |
| ·信道化 FPGA实现低资源消耗结构 | 第24-27页 |
| ·多相分支折叠结构 | 第24-25页 |
| ·IDFT实现 | 第25-27页 |
| ·信道化 FPGA实现高效结构 | 第27-29页 |
| ·FFT高效实现 | 第29-32页 |
| ·FFT实现结构 | 第29-30页 |
| ·存储和排序实现 | 第30-32页 |
| ·缩放 | 第32页 |
| ·小结 | 第32-33页 |
| 第四章 硬件电路实现 | 第33-50页 |
| ·高速数据采集及数字信道化系统框图设计 | 第33-34页 |
| ·高速数据采集方案选择 | 第34-35页 |
| ·主要芯片介绍 | 第35-36页 |
| ·高速数据采集数据存储实现 | 第36-40页 |
| ·降速模块电路 | 第36-37页 |
| ·信号检测模块电路 | 第37-38页 |
| ·参数估计 | 第38页 |
| ·AD性能指标测试 | 第38-40页 |
| ·数字信道化和信道化输出检测的FPGA实现 | 第40-46页 |
| ·数字信道化模块设计 | 第41-44页 |
| ·信道化输出检测的FPGA实现 | 第44-46页 |
| ·FPGA与DSP通信 | 第46页 |
| ·功能验证 | 第46-49页 |
| ·小结 | 第49-50页 |
| 第五章 实验系统测试 | 第50-55页 |
| ·实验系统设计 | 第50-51页 |
| ·测试结果 | 第51-55页 |
| 第六章 结束语 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 攻硕期间取得研究成果 | 第59-60页 |
| 附录 | 第60页 |
