| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 引言 | 第11-14页 |
| ·论文研究背景及意义 | 第11-12页 |
| ·国内外研究动态 | 第12-13页 |
| ·论文内容及结构安排 | 第13页 |
| ·本章小结 | 第13-14页 |
| 第二章 直接序列扩频及背景码捕获技术 | 第14-27页 |
| ·BPSK 直接序列扩频 | 第14-20页 |
| ·BPSK 调制 | 第14-15页 |
| ·香农公式及伪随机编码 | 第15-16页 |
| ·直扩系统的信息发送与接收 | 第16-19页 |
| ·直扩系统的抗干扰能力分析 | 第19-20页 |
| ·直扩系统码捕获现有技术研究 | 第20-26页 |
| ·背景技术 | 第20-23页 |
| ·基于大规模并行相关器的搜捕方法 | 第23-25页 |
| ·基于FFT 的并行相关技术 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 GPS 接收机长码直捕技术算法研究 | 第27-54页 |
| ·引言 | 第27页 |
| ·基于位同步点已知的长码捕获 | 第27-44页 |
| ·捕获基本模型 | 第27-28页 |
| ·本地伪码相位不确定区间 | 第28-29页 |
| ·捕获策略 | 第29-37页 |
| ·捕获性能分析 | 第37-44页 |
| ·基于位同步点未知的长码捕获 | 第44-48页 |
| ·频偏搜索部分分析 | 第44-45页 |
| ·数据反转对谱分析的影响 | 第45-46页 |
| ·峰值改善策略 | 第46-47页 |
| ·仿真验证 | 第47-48页 |
| ·高动态下的长码捕获技术 | 第48-51页 |
| ·多普勒效应分析 | 第48-49页 |
| ·频率分辨率分析 | 第49-50页 |
| ·大动态范围长码捕获方案 | 第50-51页 |
| ·长码捕获的前沿技术分析 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 GPS 接收机抗干扰算法研究 | 第54-61页 |
| ·引言 | 第54页 |
| ·频域窄带干扰抑制算法 | 第54-60页 |
| ·引言 | 第54-55页 |
| ·原理框图 | 第55页 |
| ·加窗分析 | 第55-57页 |
| ·重叠相加分析 | 第57页 |
| ·窄带干扰滤除分析 | 第57-58页 |
| ·仿真分析 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 GPS 中长码捕获FPGA 实现及实验验证 | 第61-89页 |
| ·概述 | 第61-62页 |
| ·开发工具及芯片介绍 | 第62-64页 |
| ·Quartus II 集成开发环境 | 第62页 |
| ·Modelsim 仿真软件 | 第62-63页 |
| ·StratixⅡ器件 | 第63页 |
| ·Verilog HDL 硬件描述语言 | 第63-64页 |
| ·FPGA 验证平台 | 第64-65页 |
| ·时域相关长码直接捕获算法FPGA 实现 | 第65-75页 |
| ·信号流程与模块划分 | 第65-66页 |
| ·顶层设计 | 第66-67页 |
| ·子模块设计 | 第67-74页 |
| ·仿真验证 | 第74-75页 |
| ·编译综合报告 | 第75页 |
| ·频域相关长码直接捕获算法FPGA 实现 | 第75-81页 |
| ·信号流程与模块划分 | 第75-77页 |
| ·顶层设计 | 第77-79页 |
| ·子模块设计 | 第79-80页 |
| ·仿真验证 | 第80-81页 |
| ·编译综合报告 | 第81页 |
| ·窄带干扰抑制算法的FPGA 实现 | 第81-88页 |
| ·设计流程与模块划分 | 第81-82页 |
| ·ch1_process(上支路)模块分析 | 第82-83页 |
| ·add (重叠相加)模块分析 | 第83-84页 |
| ·jam_suppress_ch1（门限生成）模块 | 第84-85页 |
| ·干扰滤除模块 | 第85-87页 |
| ·编译综合报告 | 第87-88页 |
| ·本章小结 | 第88-89页 |
| 第六章 结束语 | 第89-92页 |
| ·全文总结及主要贡献 | 第89-90页 |
| ·下一步工作建议及未来研究方向 | 第90-92页 |
| 参考文献 | 第92-96页 |
| 致谢 | 第96-97页 |
| 攻读硕士学位期间的研究成果 | 第97-98页 |