| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·课题概述 | 第7页 |
| ·平板显示技术的发展现状和趋势 | 第7-8页 |
| ·定标器在平板显示系统中的应用 | 第8-9页 |
| ·定标器芯片的市场现状和趋势 | 第9-10页 |
| ·本课题实现的目标和研究的意义 | 第10-11页 |
| ·论文的研究内容及安排 | 第11-12页 |
| 2 定标器的系统结构设计 | 第12-29页 |
| ·定标器功能描述 | 第12-13页 |
| ·标准数据流格式 | 第13-15页 |
| ·定标器体系结构设计 | 第15-20页 |
| ·定标器系统及内部功能定义 | 第20-23页 |
| ·数据流处理流程 | 第23-24页 |
| ·帧同步时序约束条件推导 | 第24-29页 |
| 3 定标器所用相关算法研究 | 第29-45页 |
| ·图像缩放原理及算法 | 第29-41页 |
| ·图像增强处理算法 | 第41-45页 |
| 4 定标器的VLSI 设计实现 | 第45-61页 |
| ·定标器VLSI 实现 | 第45-53页 |
| ·定标器设计的仿真和测试 | 第53-59页 |
| ·定标器的特点总结 | 第59-61页 |
| 5 定标器的FPGA 验证方案 | 第61-66页 |
| ·FPGA 验证的一般性原理 | 第61-62页 |
| ·定标器的FPGA 验证方案设计 | 第62-63页 |
| ·定标器的FPGA 验证结果 | 第63-66页 |
| 6 总结 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 附录1 攻读硕士学位期间参加的项目和发表的论文 | 第73-74页 |
| 附录2 所有VERILOG HDL 的代码的层次结构 | 第74页 |