基于MPEG2的E1接口开发
| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-8页 |
| 第一章 引言 | 第8-11页 |
| ·研究背景 | 第8-9页 |
| ·研究的目的和主要任务 | 第9页 |
| ·本设计的技术难点和创新 | 第9页 |
| ·论文章节安排 | 第9-11页 |
| 第二章 MPEG2 编解码器 | 第11-19页 |
| ·有关MPEG2 的概述 | 第11-15页 |
| ·概述 | 第11-13页 |
| ·压缩方法的“级”和“类” | 第13-14页 |
| ·压缩编码分类 | 第14-15页 |
| ·MPEG2 编码器 | 第15-17页 |
| ·MPEG2 解码器 | 第17-19页 |
| 第三章 E1 接口参数和电路设计方案 | 第19-36页 |
| ·E1 概述 | 第19-20页 |
| ·E1 帧结构 | 第19页 |
| ·E1 信道的帧结构简述 | 第19页 |
| ·E1 的时隙 | 第19-20页 |
| ·E1 接口电路的接口参数 | 第20-22页 |
| ·E1 收发接口参数 | 第20-21页 |
| ·音、视频数据接口参数 | 第21页 |
| ·异步通信接口参数 | 第21-22页 |
| ·器件的选择 | 第22-28页 |
| ·FPGA 选择 | 第22页 |
| ·DS2155 | 第22-25页 |
| ·模拟音频信号处理芯片 | 第25-28页 |
| ·电路设计 | 第28-36页 |
| ·FPGA 的硬件连接 | 第28-30页 |
| ·接口设计 | 第30-34页 |
| ·C51 的外围设计 | 第34-36页 |
| 第四章 FPGA 的VHDL 设计 | 第36-48页 |
| ·视频数据处理模块 Mpeg_signal | 第37-43页 |
| ·帧同步检测模块 | 第37-39页 |
| ·异步FIFO 和空包ROM | 第39-43页 |
| ·数据选择器和PISO | 第43页 |
| ·时隙模块 | 第43-45页 |
| ·串行异步FIFO | 第45页 |
| ·用于音频信号的FIFO | 第45页 |
| ·由于透明数据的FIFO | 第45页 |
| ·TS0ROM 和 TS16ROM | 第45-46页 |
| ·选择输出模块 | 第46页 |
| ·E1 接收端接口的FPGA 设计 | 第46-48页 |
| 第五章 DS2155 的配置 | 第48-64页 |
| ·E1 控制寄存器 | 第49-51页 |
| ·E1 接收控制寄存器 | 第49-50页 |
| ·E1 传输控制寄存器 | 第50-51页 |
| ·公共控制寄存器 | 第51页 |
| ·I/O 引脚设置寄存器 | 第51-52页 |
| ·错误计数寄存器 | 第52-53页 |
| ·有关信令操作 | 第53-55页 |
| ·获取接收信令 | 第53-54页 |
| ·提供传输信令 | 第54-55页 |
| ·HDLC 控制器 | 第55-59页 |
| ·HDLC 的帧结构和CRC 校验 | 第56-57页 |
| ·HDLC 的控制和配置寄存器 | 第57-59页 |
| ·线路接口单元LIU | 第59-62页 |
| ·LIU 的操作 | 第60页 |
| ·LIU 控制寄存器 | 第60-62页 |
| ·IBO 操作 | 第62-64页 |
| 第六章 试验报告 | 第64-70页 |
| ·对MPEG2 编解码器的测试 | 第64-67页 |
| ·MPEG2 解码器测试 | 第64-66页 |
| ·MPEG2 编码器的测试 | 第66-67页 |
| ·对E1 接口的测试 | 第67-70页 |
| 第七章 结束语 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
| 个人简历 | 第74页 |
| 在学期间研究成果及经历 | 第74页 |
| 攻读硕士学位期间发表论文 | 第74-75页 |
| 附录 | 第75-79页 |
