| 摘要 | 第1-4页 |
| Abstract(英文摘要) | 第4-5页 |
| 目 录 | 第5-7页 |
| 符号对照表 | 第7-8页 |
| 第一章 引 言 | 第8-12页 |
| ·维特比译码器设计的现状和发展 | 第8-10页 |
| ·论文选题的意义、工作重点和创新 | 第10页 |
| ·论文选题的意义 | 第10页 |
| ·论文工作的重点和创新 | 第10页 |
| ·论文各部分的主要内容 | 第10-12页 |
| 第二章 卷积编码和维特比译码器的基本原理 | 第12-19页 |
| ·卷积编码的基本原理 | 第12-15页 |
| ·卷积码的生成码字 | 第12-13页 |
| ·卷积编码的表示方法 | 第13-15页 |
| ·维特比译码器的基本原理 | 第15-19页 |
| ·维特比译码算法 | 第15-16页 |
| ·维特比译码器的基本结构 | 第16-19页 |
| 第三章 维特比译码器的VLSI结构 | 第19-38页 |
| ·ACS的VLSI结构 | 第19-29页 |
| ·全并行的ACS | 第20-24页 |
| ·串行和部分并行结构的ACS | 第24-25页 |
| ·级联结构的ACS (Radix-2k) | 第25-26页 |
| ·ACS运算单元的其他结构 | 第26-29页 |
| ·路径度量存储单元的VLSI结构 | 第29-33页 |
| ·路径度量存储单元的更新 | 第29-31页 |
| ·路径度量溢出的问题 | 第31-33页 |
| ·幸存路径存储单元的VLSI结构 | 第33-38页 |
| ·寄存器交换型(RE: Register-Exchange) | 第33-34页 |
| ·回溯型(TB: Trace Back) | 第34-35页 |
| ·对回溯型的一点改进:前向追踪方式(Trace Forward) | 第35-36页 |
| ·混合预回溯型(Hybrid pre-trace back) | 第36-38页 |
| 第四章 (4,1,6)维特比译码器的设计 | 第38-48页 |
| ·(4,1,6)译码器的整体框图 | 第38-39页 |
| ·基四流水线结构 | 第39-41页 |
| ·同址写回的PMU(幸存路径存储单元) | 第41-45页 |
| ·回溯单元的设计 | 第45页 |
| ·设计结果 | 第45-48页 |
| 第五章 可重用维特比译码器的设计 | 第48-56页 |
| ·维特比译码器的处理单元结构(PE) | 第48-50页 |
| ·处理单元的内部结构 | 第50-53页 |
| ·PERL:灵活的设计语言 | 第53-54页 |
| ·设计结果 | 第54-56页 |
| 第六章 结论 | 第56-57页 |
| 参考文献 | 第57-63页 |
| 致谢、声明 | 第63-64页 |
| 附录a ACS运算的矩阵表达式 | 第64-66页 |
| 附录b 公式4.2的推导 | 第66-69页 |
| 附录c 软核的使用说明 | 第69-73页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第73页 |
