基于DSP+FPGA的电视跟踪四的研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-12页 |
| ·电视跟踪系统简介 | 第7-8页 |
| ·国内外发展现状 | 第8-9页 |
| ·课题研究背景 | 第9-10页 |
| ·论文主要内容和结构安排 | 第10-12页 |
| 第二章 电视跟踪器设计相关技术研究 | 第12-25页 |
| ·电视跟踪测量原理 | 第12-13页 |
| ·常用的目标跟踪算法 | 第13-18页 |
| ·波门跟踪 | 第13-17页 |
| ·形心跟踪 | 第14-16页 |
| ·边缘跟踪 | 第16-17页 |
| ·相关跟踪 | 第17-18页 |
| ·视频图像信号 | 第18-23页 |
| ·全电视信号 | 第18-20页 |
| ·数字视频信号 | 第20-21页 |
| ·CCIR-656数字视频信号标准 | 第21-23页 |
| ·视频图像的噪声抑制 | 第23-25页 |
| ·均值滤波 | 第23-24页 |
| ·中值滤波 | 第24-25页 |
| 第三章 电视跟踪器整体设计 | 第25-37页 |
| ·电视跟踪器整体设计思想 | 第25-27页 |
| ·电视跟踪器原理设计 | 第27-28页 |
| ·电视跟踪器硬件整体设计 | 第28-30页 |
| ·预处理板 | 第28-29页 |
| ·视频处理板 | 第29页 |
| ·I/O电路板 | 第29-30页 |
| ·电视跟踪器软件设计流程 | 第30-32页 |
| ·电视跟踪器核心器件介绍 | 第32-37页 |
| ·TMS320C6000系列DSP(C6416) | 第32-34页 |
| ·FPGA简介(EP1C6Q240C8) | 第34-37页 |
| 第四章 基于DSP的视频处理板设计 | 第37-49页 |
| ·视频处理板整体设计 | 第37页 |
| ·DSP外围电路设计 | 第37-40页 |
| ·电源电路设计 | 第37-38页 |
| ·监控电路设计 | 第38-40页 |
| ·DSP的EMIF接口设计 | 第40-42页 |
| ·EDMA结构及EDMA通道的设计 | 第42-44页 |
| ·EDMA控制器的结构 | 第42-43页 |
| ·EDMA通道的设计 | 第43-44页 |
| ·DSP的引导装载 | 第44-45页 |
| ·视频处理板硬件调试及遇到问题的解决 | 第45-47页 |
| ·视频处理板硬件调试 | 第45-46页 |
| ·硬件调试中遇到问题的解决 | 第46-47页 |
| ·全视场模块的DSP实现 | 第47-49页 |
| 第五章 基于FPGA的预处理板设计 | 第49-65页 |
| ·预处理板整体设计 | 第49页 |
| ·视频数据采集模块设计 | 第49-52页 |
| ·视频数据采集模块 | 第49-51页 |
| ·视频采集模块的硬件实现 | 第51-52页 |
| ·视频数据缓冲模块设计 | 第52-55页 |
| ·异步时钟域的解决方法 | 第52-54页 |
| ·异步FIFO的FPGA实现 | 第54-55页 |
| ·基于快速中值滤波的预处理模块设计 | 第55-62页 |
| ·快速中值滤波思想 | 第56-57页 |
| ·快速中值滤波的FPGA实现 | 第57-61页 |
| ·双输入排序单元 | 第57-58页 |
| ·三输入排序单元 | 第58-59页 |
| ·FPGA内部工作流程 | 第59-61页 |
| ·实验结果 | 第61-62页 |
| ·视频叠加模块设计 | 第62-65页 |
| ·视频叠加原理 | 第62-63页 |
| ·视频叠加实现 | 第63-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 发表或已录用学术论文 | 第70-71页 |
| 致谢 | 第71-72页 |
