| 摘要 | 第1-4页 |
| ABSTRACT | 第4-10页 |
| 1 绪论 | 第10-19页 |
| ·研究背景和意义 | 第10-11页 |
| ·研究背景 | 第10-11页 |
| ·研究意义 | 第11页 |
| ·神经网络 | 第11-13页 |
| ·神经网络简介 | 第11-12页 |
| ·神经网络的应用 | 第12-13页 |
| ·图像压缩算法 | 第13-14页 |
| ·非神经网络算法简介 | 第13-14页 |
| ·基于神经网络的图像压缩算法简介 | 第14页 |
| ·基于神经网络图像压缩的研究现状 | 第14-17页 |
| ·基于神经网络的图像压缩算法研究现状概述 | 第14-16页 |
| ·基于神经网络图像压缩算法的FPGA 实现 | 第16-17页 |
| ·图像压缩算法的性能评价 | 第17页 |
| ·本论文的主要内容 | 第17-19页 |
| 2 三层前馈式BP 神经网络算法 | 第19-28页 |
| ·BP 算法的基本思想及神经元模型 | 第19-20页 |
| ·BP 算法的基本思想 | 第19页 |
| ·BP 算法神经元模型 | 第19-20页 |
| ·基于BP 网络的神经网络模型 | 第20-21页 |
| ·三层BP 神经网络模型图 | 第20-21页 |
| ·三层BP 神经网络模型说明 | 第21页 |
| ·网络误差与权值及阈值的调整 | 第21-23页 |
| ·网络误差的定义及计算 | 第21-22页 |
| ·权值及阈值的调整 | 第22-23页 |
| ·BP 算法的推导过程及描述 | 第23-26页 |
| ·BP 算法的推导过程 | 第23-25页 |
| ·BP 算法常用的传输函数及其导函数 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 3 基于神经网络图像压缩算法及FPGA 实现方案研究 | 第28-41页 |
| ·基于BP 网络图像压缩 | 第28-30页 |
| ·压缩算法理论 | 第28-29页 |
| ·BP 网络的设计 | 第29-30页 |
| ·基于BP 网络图像压缩算法的算法流程 | 第30-33页 |
| ·算法流程说明 | 第30-31页 |
| ·算法流程图 | 第31-32页 |
| ·图像压缩仿真试验 | 第32-33页 |
| ·基于三层BP 神经网络图像压缩算法硬件实现方案的选择 | 第33-36页 |
| ·概述 | 第33页 |
| ·FPGA 与CPLD 的比较 | 第33-34页 |
| ·DSP 与FPGA 的比较 | 第34-36页 |
| ·基于BP 神经网络图像压缩算法的FPGA 实现方案 | 第36-38页 |
| ·基于BP 神经网络图像压缩算法FPGA 总体实现方案 | 第36-37页 |
| ·基于BP 神经网络图像压缩算法的FPGA 实现方案及各部分说明 | 第37-38页 |
| ·基于BP 神经网络图像解压缩算法的FPGA 实现方案 | 第38-40页 |
| ·基于BP 神经网络图像解压缩算法FPGA 总体实现方案 | 第38-39页 |
| ·基于BP 神经网络图像解压缩算法的FPGA 实现方案及各部分说明 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 4 基于BP 网络图像压缩算法关键模块的FPGA 实现与验证 | 第41-58页 |
| ·算法关键模块的划分及说明 | 第41页 |
| ·FPGA 的设计 | 第41-47页 |
| ·FPGA 的设计方法 | 第41-44页 |
| ·FPGA 的设计流程 | 第44-47页 |
| ·BP 网络图像压缩算法FPGA 实现的器件选型 | 第47-48页 |
| ·BP 网络图像压缩算法FPGA 实现--RAM 的实现 | 第48-51页 |
| ·RAM 的实现方案说明 | 第48-49页 |
| ·RAM 的FPGA 设计实现 | 第49-51页 |
| ·BP 网络图像压缩算法FPGA 实现--FIFO 的实现 | 第51-53页 |
| ·FIFO 的实现方案说明 | 第51-52页 |
| ·FIFO 的仿真 | 第52-53页 |
| ·BP 网络图像压缩算法FPGA 实现--MAC 的实现 | 第53-56页 |
| ·基于流水线的设计方法 | 第53-55页 |
| ·乘累加器MAC 的流水线设计 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 5 总结 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 附录 | 第64页 |
