无线接收机前端设计及多通道校准技术研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题研究背景 | 第12-13页 |
| ·认知抗干扰简介 | 第13-14页 |
| ·开发环境介绍 | 第14-16页 |
| ·ADS | 第14-15页 |
| ·PowerPCB | 第15页 |
| ·MATLAB | 第15-16页 |
| ·ISE开发平台 | 第16页 |
| ·本文所做的主要工作 | 第16-18页 |
| 第二章 接收机总体设计 | 第18-28页 |
| ·概述 | 第18-19页 |
| ·接收机结构 | 第19-22页 |
| ·中等频谱利用率接收机系统 | 第22-23页 |
| ·接收机性能预算 | 第23-27页 |
| ·整机增益 | 第24-25页 |
| ·灵敏度 | 第25页 |
| ·三阶截点 | 第25-26页 |
| ·噪声系数 | 第26-27页 |
| ·动态范围 | 第27页 |
| 本章小结 | 第27-28页 |
| 第三章 接收机前端仿真 | 第28-36页 |
| ·模拟前端 | 第28-29页 |
| ·频带选择性仿真 | 第29-30页 |
| ·信道选择性仿真 | 第30页 |
| ·预算增益仿真 | 第30-31页 |
| ·相关参数仿真分析 | 第31-33页 |
| ·接收机整体性能分析 | 第33-35页 |
| 本章小结 | 第35-36页 |
| 第四章 接收机硬件设计与实现 | 第36-62页 |
| ·ADC的设计 | 第36-43页 |
| ·采样方式 | 第36-38页 |
| ·动态范围 | 第38页 |
| ·分辨率和采样速率 | 第38-40页 |
| ·器件的选择 | 第40-41页 |
| ·并行采样结构 | 第41-42页 |
| ·应用设计中的注意事项 | 第42-43页 |
| ·射频模块的优化选择 | 第43-50页 |
| ·滤波器 | 第44-45页 |
| ·低噪声放大器 | 第45-46页 |
| ·双平衡混频器 | 第46-47页 |
| ·AGC设计 | 第47-49页 |
| ·本振 | 第49-50页 |
| ·PCB设计 | 第50-55页 |
| ·关键元器件的PCB设计 | 第51-52页 |
| ·接收机排版布线及实现 | 第52-53页 |
| ·实物制造及测试 | 第53-55页 |
| ·可编程模拟器件的可行性分析 | 第55-61页 |
| ·可编程模拟器件概述 | 第55-56页 |
| ·相位检测器的实现 | 第56-57页 |
| ·可编程ADC的实现 | 第57-59页 |
| ·理论分析与设计 | 第59-60页 |
| ·小结 | 第60-61页 |
| 本章小结 | 第61-62页 |
| 第五章 多通道校准的算法原理设计 | 第62-70页 |
| ·通道校准算法原理 | 第62-66页 |
| ·通道响应失配模型 | 第62-63页 |
| ·通道校准算法模型 | 第63-64页 |
| ·多通道校准原理 | 第64-65页 |
| ·延时对校准的影响 | 第65-66页 |
| ·小结 | 第66页 |
| ·算法性能仿真 | 第66-69页 |
| ·注入信号选择仿真 | 第66-67页 |
| ·校准性能仿真 | 第67-69页 |
| 本章小结 | 第69-70页 |
| 第六章 基于同步时钟的多通道校准算法实现 | 第70-82页 |
| ·同步时钟设计 | 第70-72页 |
| ·全局时钟 | 第70页 |
| ·同步时钟 | 第70-71页 |
| ·使能信号 | 第71页 |
| ·复位和置位信号处理 | 第71-72页 |
| ·FPGA实现 | 第72-80页 |
| ·LMS算法时序分析 | 第73-74页 |
| ·设计结构 | 第74-76页 |
| ·FPGA实现 | 第76-80页 |
| ·注意事项 | 第80-81页 |
| 本章小结 | 第81-82页 |
| 结束语 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 作者攻读硕士期间（待）发表的学术论文情况 | 第88页 |
