| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景与意义 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-20页 |
| 1.2.1 多核DSP芯片发展现状 | 第18-19页 |
| 1.2.2 多核DSP应用现状 | 第19-20页 |
| 1.3 研究内容及章节安排 | 第20-21页 |
| 第二章 TMS320C6678多核DSP相关技术研究 | 第21-33页 |
| 2.1 TMS320C6678多核DSP内部结构 | 第21-28页 |
| 2.1.1 C66x核的结构 | 第22-26页 |
| 2.1.2 多核并行结构 | 第26-28页 |
| 2.2 实时软件组件技术简介 | 第28-31页 |
| 2.2.1 SYS/BIOS操作系统 | 第29-31页 |
| 2.2.2 核间通信组件 | 第31页 |
| 2.3 本章小结 | 第31-33页 |
| 第三章 基于多核DSP的红外告警信息处理系统硬件设计 | 第33-53页 |
| 3.1 系统总体设计方案 | 第33-35页 |
| 3.2 电源模块设计 | 第35-41页 |
| 3.2.1 电源需求分析 | 第35-37页 |
| 3.2.2 电源模块设计方案 | 第37-38页 |
| 3.2.3 CVDD电路设计 | 第38-41页 |
| 3.3 时钟模块设计 | 第41-44页 |
| 3.3.1 时钟需求分析 | 第41-42页 |
| 3.3.2 时钟模块设计方案 | 第42-44页 |
| 3.4 存储子系统设计 | 第44-46页 |
| 3.4.1 FPGA配置芯片电路设计 | 第44页 |
| 3.4.2 DSPDDR3存储控制器外围电路设计 | 第44-45页 |
| 3.4.3 DSP连接NANDFlash电路设计 | 第45-46页 |
| 3.5 通信接口电路设计 | 第46-49页 |
| 3.5.1 Ethernet接口电路设计 | 第46-47页 |
| 3.5.2 SRIO接口电路设计 | 第47-48页 |
| 3.5.3 UART接口电路设计 | 第48-49页 |
| 3.6 JTAG电路设计 | 第49-50页 |
| 3.7 视频输入和输出接口电路设计 | 第50页 |
| 3.8 本章小结 | 第50-53页 |
| 第四章 系统多核DSP软件设计及引导 | 第53-73页 |
| 4.1 多核并行模型 | 第53-54页 |
| 4.2 红外告警算法多核并行设计及实现 | 第54-63页 |
| 4.2.1 目标检测算法说明 | 第54-56页 |
| 4.2.2 多核并行方案设计 | 第56-58页 |
| 4.2.3 算法并行运行实现及结果分析 | 第58-63页 |
| 4.3 基于SYS/BIOS和IPC的软件优化 | 第63-65页 |
| 4.4 多核DSP的引导 | 第65-70页 |
| 4.4.1 多核DSP的引导原理 | 第65-68页 |
| 4.4.2 多核DSP通过SPI引导的实现 | 第68-70页 |
| 4.4.3 引导镜像制作流程改进 | 第70页 |
| 4.5 本章小结 | 第70-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 总结 | 第73页 |
| 5.2 展望 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |