| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景及现状 | 第11-14页 |
| 1.2 论文的主要工作 | 第14-15页 |
| 1.3 论文的结构安排 | 第15-17页 |
| 第二章 安全处理器基本知识 | 第17-31页 |
| 2.1 安全处理器基本概念 | 第17-23页 |
| 2.1.1 安全处理器的基本设计要求 | 第17-18页 |
| 2.1.2 相关安全处理器构架介绍 | 第18-23页 |
| 2.2 ARMTrustZone安全处理器体系结构 | 第23-28页 |
| 2.2.1 TrustZone硬件结构 | 第24-27页 |
| 2.2.2 TrustZone软件结构 | 第27-28页 |
| 2.3 TrustZone安全增强分析 | 第28-30页 |
| 2.3.1 安全区域划分与鉴定细粒度增强 | 第29页 |
| 2.3.2 内存数据安全增强 | 第29页 |
| 2.3.3 应用级安全增强 | 第29-30页 |
| 2.3.4 整体解决方案 | 第30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 内存地址空间分配与安全性鉴定模块 | 第31-43页 |
| 3.1 TZMIC模块总体介绍 | 第31-32页 |
| 3.1.1 模块结构总览 | 第31-32页 |
| 3.1.2 功能特性介绍 | 第32页 |
| 3.2 ARMAMBAAXI总线接口协议 | 第32-36页 |
| 3.2.1 AXI总线协议基本内容 | 第32-33页 |
| 3.2.2 AXI总线基本读写操作 | 第33-35页 |
| 3.2.3 通道间握手信号关系 | 第35-36页 |
| 3.3 TZMIC模块结构与设计 | 第36-41页 |
| 3.3.1 地址空间分配 | 第36-37页 |
| 3.3.2 寄存器描述 | 第37-38页 |
| 3.3.3 运行机制 | 第38-40页 |
| 3.3.4 总体结构 | 第40-41页 |
| 3.4 TZMIC模块仿真 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 存储加密模块 | 第43-65页 |
| 4.1 AES算法描述 | 第43-49页 |
| 4.1.1 AES算法流程 | 第43-46页 |
| 4.1.2 等价解密算法 | 第46-47页 |
| 4.1.3 AES密钥扩展 | 第47-49页 |
| 4.2 AES核设计实现与优化 | 第49-57页 |
| 4.2.1 Subbytes与Shiftrows电路实现 | 第49页 |
| 4.2.2 Mixcolumns电路实现 | 第49-51页 |
| 4.2.3 密钥扩展与调度实现 | 第51-52页 |
| 4.2.4 AES核整体设计与优化 | 第52-57页 |
| 4.3 存储加密模块结构与验证综合 | 第57-63页 |
| 4.3.1 存储加密模块顶层 | 第57-60页 |
| 4.3.2 存储加密模块功能仿真测试 | 第60-61页 |
| 4.3.3 存储加密模块综合 | 第61-63页 |
| 4.4 本章小结 | 第63-65页 |
| 第五章 应用级安全加密隔离系统设计 | 第65-73页 |
| 5.1 ETZ系统功能 | 第66-67页 |
| 5.1.1 细粒度安全空间划分及安全鉴定 | 第66页 |
| 5.1.2 存储加密 | 第66-67页 |
| 5.1.3 细粒度应用隔离 | 第67页 |
| 5.2 密钥管理 | 第67-70页 |
| 5.3 系统运行流程 | 第70-71页 |
| 5.4 系统性能测试与评估 | 第71-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 作者在学期间取得的学术成果 | 第81页 |