基于CMOS忆阻器混合电路的逻辑门设计及其应用
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第11-19页 |
| 1.1 课题的研究背景及意义 | 第11-14页 |
| 1.2 忆阻器逻辑设计的研究现状 | 第14-17页 |
| 1.2.1 国外研究现状 | 第14-15页 |
| 1.2.2 国内研究现状 | 第15-17页 |
| 1.3 本文研究内容与组织结构 | 第17-19页 |
| 1.3.1 本文研究的主要内容 | 第17-18页 |
| 1.3.2 文章组织结构 | 第18-19页 |
| 第2章 忆阻器逻辑原理概述 | 第19-28页 |
| 2.1 忆阻器模型 | 第19-24页 |
| 2.2 忆阻器逻辑原理 | 第24-26页 |
| 2.3 GDI单元原理 | 第26-27页 |
| 2.4 小结 | 第27-28页 |
| 第3章 MeMOS单元原理概述 | 第28-35页 |
| 3.1 MeMOS单元电路 | 第28-31页 |
| 3.1.1 MeMOS单元电路结构 | 第28-29页 |
| 3.1.2 MeMOS单元电路瞬态分析 | 第29-31页 |
| 3.2 电压幅值恢复 | 第31-34页 |
| 3.2.1 输出电压幅值问题 | 第31-32页 |
| 3.2.2 电压幅值恢复方法 | 第32-33页 |
| 3.2.3 Buffer插入 | 第33-34页 |
| 3.3 小结 | 第34-35页 |
| 第4章 基于MeMOS单元逻辑电路设计 | 第35-45页 |
| 4.1 基于MeMOS基本逻辑门设计 | 第35-38页 |
| 4.1.1 AND、OR和MUX逻辑电路 | 第35-37页 |
| 4.1.2 XOR和XNOR逻辑电路 | 第37-38页 |
| 4.2 基于MeMOS复合逻辑门设计 | 第38-41页 |
| 4.3 基于MeMOS多输入扩展分析 | 第41-44页 |
| 4.3.1 忆阻器阻值态分析 | 第41页 |
| 4.3.2 MeMOS单元扩展分析 | 第41-44页 |
| 4.4 小结 | 第44-45页 |
| 第5章 实验结果分析与应用 | 第45-53页 |
| 5.1 实验结果分析 | 第45-48页 |
| 5.2 一位全加器设计 | 第48-50页 |
| 5.2.1 一位全加器电路结构 | 第48-50页 |
| 5.2.2 XOR/一位全加器实验结果比较 | 第50页 |
| 5.3 逻辑综合应用 | 第50-52页 |
| 5.4 小结 | 第52-53页 |
| 结论 | 第53-55页 |
| 参考文献 | 第55-60页 |
| 致谢 | 第60页 |
