| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第1章 绪论 | 第13-16页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 论文主要工作 | 第14-15页 |
| 1.3 论文组织结构 | 第15-16页 |
| 第2章 国内外研究现状 | 第16-24页 |
| 2.1 粗粒度可重构计算系统概述 | 第16-17页 |
| 2.1.1 可重构计算系统的产生 | 第16页 |
| 2.1.2 可重构计算系统的简介和分类 | 第16-17页 |
| 2.2 粗粒度可重构计算系统映射算法研究现状 | 第17-19页 |
| 2.2.1 可重构处理器的典型架构 | 第17-18页 |
| 2.2.2 CGRA映射算法的研究现状 | 第18-19页 |
| 2.3 可重构计算系统容错方法研究现状 | 第19-23页 |
| 2.3.1 传统冗余思想在容错中的应用及发展 | 第19-20页 |
| 2.3.2 进化硬件在容错中的应用 | 第20-21页 |
| 2.3.3 路由容错算法及结构 | 第21-22页 |
| 2.3.4 特定背景下的容错算法及结构 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 行路由PEA广度贪心调度映射算法 | 第24-35页 |
| 3.1 目标架构与问题提出 | 第24-28页 |
| 3.1.1 目标架构 | 第24-25页 |
| 3.1.2 问题定义 | 第25-28页 |
| 3.2 算法设计与思想 | 第28-31页 |
| 3.3 实验与结果分析 | 第31-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 行并行深度优先贪心映射算法 | 第35-53页 |
| 4.1 目标架构和问题定义 | 第36-38页 |
| 4.1.1 目标架构 | 第36-37页 |
| 4.1.2 问题定义 | 第37-38页 |
| 4.2 映射方法 | 第38-46页 |
| 4.2.1 CGRA时域映射延迟量化指标 | 第38-39页 |
| 4.2.2 两个前提条件 | 第39页 |
| 4.2.3 目标优化 | 第39页 |
| 4.2.4 可重构处理阵列映射策略 | 第39-46页 |
| 4.3 DFGM算法设计 | 第46-48页 |
| 4.4 实验结果与分析 | 第48-52页 |
| 4.4.1 基准程序 | 第48页 |
| 4.4.2 DFGM与LBM的比较 | 第48-50页 |
| 4.4.3 DFGM与LBDM的比较 | 第50-51页 |
| 4.4.4 REMUS+OneRPU和OneCPU | 第51-52页 |
| 4.5 本章小结 | 第52-53页 |
| 第5章 CGRA数据传输位级检错与纠错 | 第53-61页 |
| 5.1 可重构容错相关知识 | 第53-55页 |
| 5.1.1 引言 | 第53-54页 |
| 5.1.2 常见的校验方法 | 第54-55页 |
| 5.2 本文采用的容错检错方案 | 第55-58页 |
| 5.2.1 方案原理及结构图 | 第55-56页 |
| 5.2.2 算法部分代码 | 第56-58页 |
| 5.3 实验仿真 | 第58-59页 |
| 5.3.1 Verilog语言及Modelsim仿真工具简介 | 第58页 |
| 5.3.2 实验仿真波形及结果分析 | 第58-59页 |
| 5.4 本章小结 | 第59-61页 |
| 第6章 总结和展望 | 第61-63页 |
| 6.1 论文总结 | 第61-62页 |
| 6.2 研究展望 | 第62-63页 |
| 参考文献 | 第63-69页 |
| 攻读学位期间参与的科研项目 | 第69页 |
| 攻读学位期间发表的学术成果 | 第69-70页 |
| 致谢 | 第70-71页 |