| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题的研究背景 | 第12页 |
| 1.2 电子式互感器的类别及其发展情况 | 第12-16页 |
| 1.2.1 无源型电子式互感器 | 第12-13页 |
| 1.2.1.1 基于磁光效应的ECT结构及工作原理 | 第12-13页 |
| 1.2.1.2 基于Pockels效应的EVT的结构及工作原理 | 第13页 |
| 1.2.2 有源型电子式互感器 | 第13-16页 |
| 1.2.2.1 基于Rogowski线圈ECT的结构及工作原理 | 第13-15页 |
| 1.2.2.2 基于阻容分压的电子式EVT | 第15-16页 |
| 1.3 电子式互感器的功能性缺陷 | 第16-17页 |
| 1.4 电子式互感器动态响应特性测试方法研究 | 第17-21页 |
| 1.4.1 电子式互感器动态响应特性测试方法现状 | 第17-18页 |
| 1.4.2 本课题对电子式互感器动态响应特性测试方法的研究 | 第18-21页 |
| 1.4.2.1 稳态性能测试方法 | 第19-20页 |
| 1.4.2.2 暂态特性测试 | 第20-21页 |
| 1.5 本文的结构安排 | 第21-22页 |
| 第二章 电子式互感器动态响应特性测试系统的硬件设计 | 第22-56页 |
| 2.1 测试系统硬件组成 | 第22-25页 |
| 2.1.1 系统供电电源设计 | 第22-23页 |
| 2.1.2 基于ARM9的嵌入式系统硬件设计 | 第23-24页 |
| 2.1.3 大功率放大器设计 | 第24-25页 |
| 2.2 FPGA模块设计 | 第25-32页 |
| 2.2.1 FPGA配置电路 | 第25-26页 |
| 2.2.2 FPGA的去耦设计 | 第26-28页 |
| 2.2.3 地电平弹跳和电压下垂的防护措施 | 第28-32页 |
| 2.2.3.1 地电平弹跳的形成原理及评估 | 第28-30页 |
| 2.2.3.2 电压下垂的产生原理 | 第30-31页 |
| 2.2.3.3 防护措施 | 第31-32页 |
| 2.3 内存模块设计 | 第32-37页 |
| 2.3.1 DDR3电路设计 | 第33-34页 |
| 2.3.2 DDR3电源设计 | 第34-36页 |
| 2.3.3 DDR3退耦设计 | 第36页 |
| 2.3.4 DDR3布线设计 | 第36-37页 |
| 2.4 主控板通信网络模块设计 | 第37-38页 |
| 2.4.1 百兆以太网模块设计 | 第37-38页 |
| 2.5 数模转换模块设计 | 第38-43页 |
| 2.5.1 数模转换芯片的参考电压设计 | 第38-39页 |
| 2.5.2 数模转换芯片的双极性输出 | 第39-41页 |
| 2.5.3 数模芯片输出信号噪声的原因及解决方案 | 第41-43页 |
| 2.5.3.1 DAC的毛刺产生原因 | 第41页 |
| 2.5.3.2 尖峰毛刺消除方法 | 第41-43页 |
| 2.6 模数转换模块设计 | 第43-52页 |
| 2.6.1 模数转换芯片选型依据 | 第43-45页 |
| 2.6.2 模数转换芯片应用 | 第45-46页 |
| 2.6.3 模数转换芯片参考电压设计 | 第46-47页 |
| 2.6.4 模数转换芯片前端驱动电路设计 | 第47-52页 |
| 2.6.4.1 全差分放大器选型依据 | 第48-52页 |
| 2.7 时钟频率校准模块设计 | 第52-54页 |
| 2.7.1 GPS模块设计 | 第52-53页 |
| 2.7.2 时差测量模块设计 | 第53-54页 |
| 2.8 本章小结 | 第54-56页 |
| 第三章 主控板PCB设计及仿真 | 第56-64页 |
| 3.1 主控板PCB设计 | 第56-59页 |
| 3.1.1 PCB层叠设计 | 第56-57页 |
| 3.1.2 PCB布局和分区 | 第57-58页 |
| 3.1.3 PCB特征阻抗设计 | 第58页 |
| 3.1.4 PCB布线 | 第58-59页 |
| 3.1.4.1 差分信号的布线 | 第59页 |
| 3.2 主控板的信号完整性仿真 | 第59-63页 |
| 3.2.1 PCB布线前仿真 | 第59-62页 |
| 3.2.2 PCB布线后仿真 | 第62-63页 |
| 3.3 本章小结 | 第63-64页 |
| 第四章 测试系统参数校准 | 第64-76页 |
| 4.1 输出波形的零漂校准 | 第64-67页 |
| 4.1.1 前级零漂校准 | 第64-65页 |
| 4.1.2 后级零漂校准 | 第65-67页 |
| 4.1.2.1 校准用DAC设置 | 第66页 |
| 4.1.2.2 差动放大器设置 | 第66-67页 |
| 4.2 时钟频率校准 | 第67-75页 |
| 4.2.1 时钟频率校准模块的总体设计 | 第68-69页 |
| 4.2.2 时间系统的建立 | 第69-70页 |
| 4.2.3 时差测试电路的使用方法 | 第70页 |
| 4.2.4 时差数据分析及处理 | 第70-71页 |
| 4.2.5 时钟频率校准方法 | 第71-73页 |
| 4.2.6 时钟频率校准的仿真及试验 | 第73-75页 |
| 4.2.6.1 滑动平均滤波仿真 | 第73-74页 |
| 4.2.6.2 时钟频率校准的试验验证 | 第74-75页 |
| 4.3 本章小结 | 第75-76页 |
| 第五章 测试系统整机性能测试 | 第76-84页 |
| 5.1 主控板输出波形测试 | 第76-80页 |
| 5.1.1 小信号输出测试 | 第77-78页 |
| 5.1.2 高频输出特性测试 | 第78-79页 |
| 5.1.3 三相波形输出测试 | 第79-80页 |
| 5.2 测试系统整机结构 | 第80-81页 |
| 5.2.1 测试系统内部结构 | 第80页 |
| 5.2.2 测试系统面板 | 第80-81页 |
| 5.3 电子式互感器动态响应特性测试结果 | 第81-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第六章 全文总结与展望 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士学位期间取得的成果 | 第90-91页 |
