摘要 | 第1-13页 |
Abstract | 第13-15页 |
第一章 绪论 | 第15-29页 |
·研究背景 | 第15-20页 |
·信息安全与密码芯片 | 第15页 |
·密码芯片面临的威胁 | 第15-20页 |
·研究现状 | 第20-24页 |
·算法级防护技术 | 第21-23页 |
·电路级防护技术 | 第23页 |
·现有技术的不足 | 第23-24页 |
·本文工作 | 第24-27页 |
·本文结构 | 第27-29页 |
第二章 功耗攻击理论及电路防护能力的评估方法 | 第29-51页 |
·功耗攻击技术 | 第29-33页 |
·SPA 攻击 | 第29-31页 |
·DPA 攻击 | 第31-33页 |
·HODPA 攻击 | 第33页 |
·影响功耗攻击的因素 | 第33-42页 |
·功耗与信号的相关性 | 第33-38页 |
·相关性检验实施过程 | 第38-41页 |
·算法细节的泄漏程度 | 第41-42页 |
·电路抗功耗攻击能力的评估方法 | 第42-49页 |
·基于均值差检验的量化评估 | 第44-46页 |
·基于相关系数检验的量化评估 | 第46-48页 |
·晶体管级的电路功耗模拟加速 | 第48-49页 |
·本章小结 | 第49-51页 |
第三章 基于双轨预充电逻辑的抗功耗攻击技术 | 第51-69页 |
·电路级功耗攻击防护技术 | 第51-55页 |
·随机跳变逻辑 | 第51-52页 |
·双轨预充电逻辑 | 第52-54页 |
·混合型逻辑 | 第54-55页 |
·现有双轨预充电逻辑的安全缺陷 | 第55-57页 |
·基于查找表的双轨预充电逻辑 | 第57-62页 |
·逻辑单元结构 | 第57-60页 |
·单元面积优化 | 第60-62页 |
·功耗恒定性分析 | 第62-66页 |
·LBDL 单元功耗恒定性分析 | 第62-64页 |
·LBDL 电路功耗恒定性分析 | 第64-66页 |
·本章小结 | 第66-69页 |
第四章 基于双轨预充电逻辑的电路设计方法 | 第69-89页 |
·基于双轨预充电逻辑的半定制设计方法 | 第69-70页 |
·虚拟逻辑单元网表的静态时序分析 | 第70-75页 |
·电路静态时序分析原理 | 第71-72页 |
·双轨预充电逻辑单元的信号跳变特征 | 第72-73页 |
·虚拟逻辑单元的延迟模型建立 | 第73-75页 |
·双轨信号平行布线方法 | 第75-79页 |
·基于宽线的双轨布线方法 | 第75-76页 |
·基于后端复制的双轨布线方法 | 第76页 |
·基于布线阻塞层的双轨布线方法 | 第76-79页 |
·基于LBDL 的抗功耗攻击AES 算法协处理器实现 | 第79-88页 |
·LBDL 标准单元库实现 | 第80-83页 |
·AES 算法协处理器结构 | 第83-84页 |
·结果与分析 | 第84-88页 |
·本章小结 | 第88-89页 |
第五章 基于时间随机化的抗功耗攻击技术 | 第89-107页 |
·寄存器翻转时刻随机化技术 | 第89-95页 |
·实施原理和电路结构 | 第89-94页 |
·跨时钟域信号的时序约束 | 第94-95页 |
·安全性分析 | 第95-97页 |
·基于时间随机化的AES 加密算法电路实现 | 第97-100页 |
·实现结构 | 第97-98页 |
·实验结果 | 第98-100页 |
·针对FPGA 芯片的功耗分析攻击平台 | 第100-104页 |
·平台结构 | 第100-102页 |
·攻击实验 | 第102-104页 |
·本章小结 | 第104-107页 |
第六章 抗功耗攻击和抗版图逆向分析的FPGA 电路设计 | 第107-123页 |
·基本单元结构 | 第107-110页 |
·安全性分析 | 第110-115页 |
·抗逆向分析能力分析 | 第110页 |
·抗功耗攻击能力分析 | 第110-112页 |
·实验结果 | 第112-115页 |
·可编程逻辑单元阵列设计 | 第115-121页 |
·总体结构 | 第115-116页 |
·基本部件设计 | 第116-119页 |
·时钟分布和配置电路结构 | 第119-121页 |
·本章小结 | 第121-123页 |
第七章 结束语 | 第123-127页 |
·本文工作总结 | 第123-125页 |
·未来研究方向 | 第125-127页 |
致谢 | 第127-129页 |
参考文献 | 第129-139页 |
作者在学期间取得的学术成果 | 第139-143页 |
附录A 缩略表 | 第143页 |