宽带信道化接收机的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 注释表 | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景和意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.3 本文的主要工作 | 第15-16页 |
| 第二章 宽带信道化接收机的关键技术 | 第16-40页 |
| 2.1 信道化技术概述 | 第16-17页 |
| 2.2 基于并行DDC的信道化技术 | 第17-19页 |
| 2.3 基于多相滤波的信道化技术 | 第19-23页 |
| 2.3.1 偶型划分的信道化结构 | 第20-21页 |
| 2.3.2 奇型划分的信道化结构 | 第21-23页 |
| 2.4 基于加权叠加的信道化技术 | 第23-24页 |
| 2.5 直接中频信道化技术 | 第24-30页 |
| 2.5.1 基于多相滤波的直接中频信道化结构 | 第26-28页 |
| 2.5.2 基于加权叠加的直接中频信道化结构 | 第28-30页 |
| 2.6 基于DFT调制滤波器组的动态信道化技术 | 第30-32页 |
| 2.7 信道化接收机中的参数编码器 | 第32-39页 |
| 2.7.1 信号的检测 | 第32-35页 |
| 2.7.2 到达时间和脉冲宽度的测量 | 第35页 |
| 2.7.3 脉冲幅度的测量 | 第35-38页 |
| 2.7.4 脉冲频率的测量 | 第38-39页 |
| 2.8 本章小结 | 第39-40页 |
| 第三章 宽带信道化接收机的设计 | 第40-65页 |
| 3.1 系统指标 | 第40页 |
| 3.2 系统设计 | 第40-42页 |
| 3.3 硬件设计 | 第42-45页 |
| 3.3.1 FMC126子卡简介 | 第42-44页 |
| 3.3.2 VPF6363信号处理卡简介 | 第44页 |
| 3.3.3 硬件的总体框架 | 第44-45页 |
| 3.4 软件设计 | 第45-57页 |
| 3.4.1 ADC驱动程序设计 | 第45-46页 |
| 3.4.2 信道化模块设计 | 第46-52页 |
| 3.4.3 参数编码器设计 | 第52-54页 |
| 3.4.4 接.模块设计 | 第54-57页 |
| 3.5 仿真分析 | 第57-64页 |
| 3.5.1 信道化模块的仿真 | 第57-62页 |
| 3.5.2 参数编码器模块的仿真 | 第62-64页 |
| 3.6 本章小结 | 第64-65页 |
| 第四章 宽带信道化接收机的实现 | 第65-72页 |
| 4.1 实物总体框架 | 第65页 |
| 4.2 系统实现与测试结果 | 第65-71页 |
| 4.2.1 ADC的测试结果 | 第65-66页 |
| 4.2.2 信道化模块的实现结果 | 第66-68页 |
| 4.2.3 参数编码器模块的实现结果 | 第68-71页 |
| 4.3 本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 工作总结 | 第72页 |
| 5.2 研究展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士学位期间取得的成果 | 第79-80页 |
