| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 通道均衡的研究背景及意义 | 第10-14页 |
| 1.2 本文关于通道均衡的研究意义 | 第14-15页 |
| 1.3 本文的主要工作与章节安排 | 第15页 |
| 1.4 本章小结 | 第15-16页 |
| 第二章 自适应通道均衡算法研究 | 第16-28页 |
| 2.1 时域自适应通道均衡 | 第18-21页 |
| 2.2 自适应通道均衡频域算法 | 第21-26页 |
| 2.3 幅相不一致性对系统性能的影响 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 通道均衡器方案概要设计 | 第28-42页 |
| 3.1 通道均衡器系统性能结构框图 | 第30-31页 |
| 3.2 部分主要器件的选择及功耗估算 | 第31-38页 |
| 3.2.1 A/D器件的选择 | 第31-32页 |
| 3.2.2 FPGA芯片 | 第32-36页 |
| 3.2.3 DSP芯片 | 第36-38页 |
| 3.3 功耗估算 | 第38-41页 |
| 3.3.1 A/D器件的功耗 | 第38页 |
| 3.3.2 FPGA器件的功耗 | 第38-39页 |
| 3.3.3 DSP器件的功耗 | 第39-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 通道均衡系统硬件详细设计与实现 | 第42-65页 |
| 4.1 系统整体结构 | 第42-43页 |
| 4.2 电源设计 | 第43-46页 |
| 4.3 信号处理板硬件设计 | 第46-58页 |
| 4.3.1 时钟设计 | 第48-50页 |
| 4.3.2 FPGA和DSP加载设计与接.电路设计 | 第50-51页 |
| 4.3.3 光纤模块设计 | 第51-53页 |
| 4.3.4 DSP外扩存储器SDRAM设计 | 第53-55页 |
| 4.3.5 复位电路 | 第55-56页 |
| 4.3.6 DSP-JTAG加载电路 | 第56-57页 |
| 4.3.7 FPGA-JTAG加载电路设计 | 第57-58页 |
| 4.4 FPGA顶层模块 | 第58-59页 |
| 4.5 子模块说明 | 第59-64页 |
| 4.5.1 时钟模块 | 第59-60页 |
| 4.5.2 通道均衡模块 | 第60-61页 |
| 4.5.3 旁瓣相消模块 | 第61-64页 |
| 4.6 本章小结 | 第64-65页 |
| 第五章 系统测试 | 第65-71页 |
| 5.1 测试方法 | 第65-66页 |
| 5.2 测试结果 | 第66-70页 |
| 5.3 本章小结 | 第70-71页 |
| 第六章 结论与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |