| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词表 | 第16-19页 |
| 第一章 绪论 | 第19-27页 |
| 1.1 本论文的研究背景和意义 | 第19-20页 |
| 1.2 基于TMS320C6670的试验平台概述 | 第20-24页 |
| 1.2.1 TMDXEVM6670L测试平台 | 第20-22页 |
| 1.2.2 AMC2C6670测试平台 | 第22-24页 |
| 1.3 TDD-LTE物理层协议概述 | 第24-25页 |
| 1.3.1 TDD-LTE无线帧结构 | 第24页 |
| 1.3.2 TDD-LTE下行物理信道 | 第24-25页 |
| 1.4 论文的结构与内容安排 | 第25-27页 |
| 第二章 TDD-LTE系统下行PCFICH链路设计与实现技术 | 第27-49页 |
| 2.1 概述 | 第27页 |
| 2.2 链路总体设计 | 第27-35页 |
| 2.2.1 发送端主要模块设计 | 第27-31页 |
| 2.2.2 接收端主要模块设计 | 第31-35页 |
| 2.3 性能仿真与分析 | 第35-37页 |
| 2.4 重复码编码方案的讨论 | 第37-38页 |
| 2.5 基于TMS320C6670的实现技术研究 | 第38-46页 |
| 2.5.1 TMS320C6670芯片综述 | 第38-40页 |
| 2.5.2 基于DSP的发送链路主要模块实现及验证 | 第40-42页 |
| 2.5.3 基于DSP的接收链路主要模块实现及验证 | 第42-43页 |
| 2.5.4 DSP实现的系统性能测试与分析 | 第43-44页 |
| 2.5.5 关键模块资源占用说明 | 第44-45页 |
| 2.5.6 关键模块消耗指令周期测试 | 第45-46页 |
| 2.6 室内环境下信道模拟器实测分析 | 第46-48页 |
| 2.7 本章小结 | 第48-49页 |
| 第三章 TDD-LTE系统下行PHICH链路设计与实现技术 | 第49-65页 |
| 3.1 概述 | 第49页 |
| 3.2 链路总体研究 | 第49-57页 |
| 3.2.1 发送端主要模块研究 | 第49-53页 |
| 3.2.2 接收端主要模块研究 | 第53-57页 |
| 3.3 性能仿真与分析 | 第57-59页 |
| 3.4 基于TMS320C6670的PHICH实现技术 | 第59-63页 |
| 3.4.1 基于DSP的发送链路实现及验证 | 第59-60页 |
| 3.4.2 基于DSP的接收链路实现及验证 | 第60-61页 |
| 3.4.3 DSP实现的系统性能测试与分析 | 第61页 |
| 3.4.4 关键模块资源占用说明 | 第61-62页 |
| 3.4.5 关键模块消耗指令周期测试 | 第62-63页 |
| 3.5 基于信道模拟器的链路仿真 | 第63-64页 |
| 3.6 本章小结 | 第64-65页 |
| 第四章 基于TMS320C6670的多核DSP加载实现技术研究 | 第65-84页 |
| 4.1 TMS320C6670多核DSP加载原理概述 | 第65-67页 |
| 4.1.1 二级加载 | 第65-66页 |
| 4.1.2 ROM Bootloader | 第66页 |
| 4.1.3 TMS320C6670支持的加载模式 | 第66-67页 |
| 4.2 TMS320C6670多核加载过程的研究 | 第67-71页 |
| 4.2.1 加载流程 | 第67-69页 |
| 4.2.2 启动流程 | 第69-71页 |
| 4.3 基于TMDXEVM6670L的多核加载实现与评估 | 第71-80页 |
| 4.3.1 SPI加载方案的实现 | 第71-75页 |
| 4.3.2 I2C加载方案的实现 | 第75-77页 |
| 4.3.3 以太网口加载的实现 | 第77-79页 |
| 4.3.4 加载方式的总结与对比 | 第79-80页 |
| 4.4 基于AMC2C6670的多核加载实现 | 第80-81页 |
| 4.4.1 加载模式的选择 | 第80页 |
| 4.4.2 加载环境配置 | 第80-81页 |
| 4.5 TDD-LTE物理下行链路加载实例 | 第81-83页 |
| 4.5.1 TMDXEVM6670L评估板上的加载实例 | 第81-82页 |
| 4.5.2 AMC2C6670基带板上的加载实例 | 第82-83页 |
| 4.6 本章小结 | 第83-84页 |
| 第五章 基于DSP的网络通信实现技术 | 第84-95页 |
| 5.1 基于DSP的网络通信概述 | 第84-86页 |
| 5.1.1 DSP网络通信开发工具 | 第84-85页 |
| 5.1.2 NDK开发包 | 第85-86页 |
| 5.2 网络接口连通性测试 | 第86-88页 |
| 5.2.1 PC作为发端，DSP作为收端 | 第86-87页 |
| 5.2.2 DSP作为发端，PC作为收端 | 第87-88页 |
| 5.3 网络接口速率测试 | 第88-91页 |
| 5.3.1 PC端测试速率 | 第88-89页 |
| 5.3.2 DSP端测试速率 | 第89-91页 |
| 5.4 TDD-LTE下行传输链路发端的网络接口设计及实现 | 第91-94页 |
| 5.4.1 网络协议主线程设计 | 第91-92页 |
| 5.4.2 发端传输方案设计与实现 | 第92-94页 |
| 5.5 本章小结 | 第94-95页 |
| 第六章 总结与展望 | 第95-97页 |
| 6.1 本文主要工作及贡献 | 第95-96页 |
| 6.2 下一步研究工作的建议和方向 | 第96-97页 |
| 致谢 | 第97-98页 |
| 参考文献 | 第98-101页 |
| 个人简历 | 第101-102页 |
