| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 选题背景及意义 | 第10-12页 |
| 1.1.1 大容量存储技术背景 | 第10页 |
| 1.1.2 大容量固态存储技术现状 | 第10-11页 |
| 1.1.3 RapidIO接口 | 第11-12页 |
| 1.1.4 研究课题意义 | 第12页 |
| 1.2 国内外研究动态 | 第12-16页 |
| 1.2.1 NAND Flash技术发展 | 第12-14页 |
| 1.2.2 大容量存储技术 | 第14-16页 |
| 1.3 实现技术方案及成果 | 第16页 |
| 1.4 本论文结构安排 | 第16-17页 |
| 第二章 RapidIO互联接口技术 | 第17-32页 |
| 2.1 RapidIO介绍 | 第17-19页 |
| 2.2 RapidIO协议 | 第19-27页 |
| 2.2.1 RapidIO各层包结构 | 第19-20页 |
| 2.2.2 RapidIO逻辑层业务 | 第20-27页 |
| 2.3 Xilinx FPGA中RapidIO实现 | 第27-31页 |
| 2.4 本章总结 | 第31-32页 |
| 第三章 存储系统方案设计 | 第32-54页 |
| 3.1 主要指标实现 | 第32-36页 |
| 3.1.1 存储单元读写速度 | 第32-34页 |
| 3.1.2 系统缓存带宽 | 第34页 |
| 3.1.3 ECC带宽 | 第34-35页 |
| 3.1.4 前端通信接口速度 | 第35-36页 |
| 3.2 系统方案设计 | 第36-53页 |
| 3.2.1 系统结构构成 | 第36-39页 |
| 3.2.2 系统操作指令设计 | 第39-53页 |
| 3.3 本章小结 | 第53-54页 |
| 第四章 存储系统软硬件设计 | 第54-84页 |
| 4.1 主要硬件设计 | 第54-56页 |
| 4.1.1 电源设计 | 第54-55页 |
| 4.1.2 时钟设计 | 第55-56页 |
| 4.1.3 ARM外围电路设计 | 第56页 |
| 4.2 扩展性设计 | 第56-58页 |
| 4.2.1 缓存大小、带宽扩展性 | 第56-57页 |
| 4.2.2 存储容量扩展性 | 第57页 |
| 4.2.3 存储单元速率扩展性 | 第57页 |
| 4.2.4 前端接口速率扩展性 | 第57页 |
| 4.2.5 前端通道扩展性 | 第57-58页 |
| 4.3 FPGA系统设计 | 第58-73页 |
| 4.3.1 FPGA数据流设计 | 第58-59页 |
| 4.3.2 主要FPGA模块设计 | 第59-73页 |
| 4.4 软件程序设计 | 第73-83页 |
| 4.4.1 软件架构设计 | 第73-79页 |
| 4.4.2 主要数据结构介绍 | 第79-83页 |
| 4.4.3 数据缓存管理 | 第83页 |
| 4.5 本章小结 | 第83-84页 |
| 第五章 测试过程及结果 | 第84-89页 |
| 5.1 测试平台 | 第84-85页 |
| 5.2 调试过程 | 第85-87页 |
| 5.3 测试结果 | 第87-88页 |
| 5.4 小结 | 第88-89页 |
| 第六章 总结 | 第89-91页 |
| 6.1 总结 | 第89-90页 |
| 6.2 后续工作展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-94页 |