高速ADC测试平台的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-13页 |
| 1.3 论文主要工作和内容安排 | 第13-14页 |
| 第2章 ADC相关基础知识 | 第14-24页 |
| 2.1 ADC原理 | 第14页 |
| 2.2 ADC采样技术 | 第14-16页 |
| 2.3 ADC主要性能参数 | 第16-20页 |
| 2.3.1 ADC主要静态性能参数 | 第16-18页 |
| 2.3.2 ADC主要动态性能参数 | 第18-20页 |
| 2.4 频率分析技术 | 第20-23页 |
| 2.5 小结 | 第23-24页 |
| 第3章 高速ADC测试平台设计 | 第24-36页 |
| 3.1 高速ADC测试平台系统设计 | 第24-25页 |
| 3.2 高速ADC测试平台设计 | 第25-28页 |
| 3.2.1 高速信号处理模块 | 第25-26页 |
| 3.2.2 控制与通信模块 | 第26-28页 |
| 3.2.3 高速ADC测试平台软件模块 | 第28页 |
| 3.3 待测ADC模块 | 第28-34页 |
| 3.4 小结 | 第34-36页 |
| 第4章 高速信号处理模块设计 | 第36-48页 |
| 4.1 FPGA系统框架 | 第36页 |
| 4.2 接口模块 | 第36-41页 |
| 4.2.1 数据接口子模块 | 第37-40页 |
| 4.2.2 时钟接口子模块 | 第40-41页 |
| 4.3 数据存储模块 | 第41-43页 |
| 4.3.1 RAM子模块 | 第41-42页 |
| 4.3.2 数据存储控制子模块 | 第42-43页 |
| 4.4 RAM数据读取接口模块 | 第43-45页 |
| 4.4.1 控制与通信模块总线结构 | 第43-44页 |
| 4.4.2 总线接口模块 | 第44-45页 |
| 4.5 寄存器数据传递模块 | 第45页 |
| 4.6 系统资源占用情况 | 第45-46页 |
| 4.7 小结 | 第46-48页 |
| 第5章 控制与通信模块设计 | 第48-56页 |
| 5.1 ARM系统框架 | 第48-49页 |
| 5.2 搭建Linux系统 | 第49页 |
| 5.3 驱动模块设计 | 第49-50页 |
| 5.4 ARM应用程序设计 | 第50-54页 |
| 5.4.1 ARM应用程序框架 | 第50-51页 |
| 5.4.2 命令解析单元 | 第51页 |
| 5.4.3 SPI控制单元 | 第51-53页 |
| 5.4.4 网络发送单元 | 第53-54页 |
| 5.5 小结 | 第54-56页 |
| 第6章 高速ADC测试平台软件设计及平台测试验证 | 第56-74页 |
| 6.1 软件开发平台选择 | 第56-57页 |
| 6.2 界面设计和程序设计 | 第57-65页 |
| 6.2.1 服务器连接栏 | 第58-59页 |
| 6.2.2 寄存器配置栏 | 第59页 |
| 6.2.3 命令配置栏 | 第59-63页 |
| 6.2.4 信息显示栏 | 第63-64页 |
| 6.2.5 波形显示窗 | 第64页 |
| 6.2.6 ADC性能参数显示窗 | 第64-65页 |
| 6.3 工作流程 | 第65-68页 |
| 6.3.1 建立Socket连接 | 第65-66页 |
| 6.3.2 配置寄存器 | 第66页 |
| 6.3.3 配置参数 | 第66-67页 |
| 6.3.4 计算ADC性能参数和绘制波形 | 第67-68页 |
| 6.4 高速ADC测试平台测试验证 | 第68-72页 |
| 6.4.1 测试准备工作 | 第68-69页 |
| 6.4.2 测试结果 | 第69-72页 |
| 6.5 小结 | 第72-74页 |
| 第7章 总结与展望 | 第74-76页 |
| 7.1 工作总结 | 第74页 |
| 7.2 工作展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 硕士阶段发表论文 | 第82页 |
