| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题来源及研究目的和意义 | 第9页 |
| 1.2 DSL 技术介绍 | 第9-11页 |
| 1.3 VDSL2 技术概述 | 第11-12页 |
| 1.3.1 VDSL2 技术特点 | 第11页 |
| 1.3.2 VDSL2 的调制方式 | 第11-12页 |
| 1.4 DSL 技术的信号传输损伤 | 第12-13页 |
| 1.4.1 串音干扰 | 第12-13页 |
| 1.4.2 信号传输衰减 | 第13页 |
| 1.4.3 其他损伤 | 第13页 |
| 1.4.4 小结 | 第13页 |
| 1.5 国内外发展现状 | 第13-15页 |
| 1.6 本文主要研究内容 | 第15-17页 |
| 第2章 G.993.5 的相关分析 | 第17-22页 |
| 2.1 DSL 系统模型 | 第17页 |
| 2.2 误差样本反馈机制 | 第17-20页 |
| 2.3 导频序列 | 第20-21页 |
| 2.4 同步方式 | 第21页 |
| 2.5 本章小结 | 第21-22页 |
| 第3章 抵消系数算法研究 | 第22-30页 |
| 3.1 信道估计 | 第22-23页 |
| 3.2 抵消原理 | 第23-29页 |
| 3.2.1 求逆法 | 第24-25页 |
| 3.2.2 一阶近似法 | 第25页 |
| 3.2.3 线性收敛法 | 第25-26页 |
| 3.2.4 算法仿真结果 | 第26-29页 |
| 3.3 本章小结 | 第29-30页 |
| 第4章 硬件实现的工程优化 | 第30-37页 |
| 4.1 部分强串扰线路抵消 | 第30-31页 |
| 4.2 部分强增益子信道线路串扰抵消 | 第31-32页 |
| 4.3 系数多子信道复用 | 第32页 |
| 4.4 数据压缩 | 第32-36页 |
| 4.5 本章小结 | 第36-37页 |
| 第5章 抵消值运算的 ASIC 实现及其仿真 | 第37-67页 |
| 5.1 ASIC 技术简介 | 第37页 |
| 5.2 硬件开发流程 | 第37-38页 |
| 5.3 设计目标及性能要求 | 第38-40页 |
| 5.3.1 ASIC 实现的相关性能指标 | 第38-39页 |
| 5.3.2 设计目标及性能指标 | 第39-40页 |
| 5.4 并行处理技术 | 第40-41页 |
| 5.5 硬件实现总体设计及子模块划分 | 第41-65页 |
| 5.5.1 复数乘法计算单元资源估算 | 第41-43页 |
| 5.5.2 对外接口 | 第43-44页 |
| 5.5.3 顶层设计 | 第44-46页 |
| 5.5.4 子模块划分 | 第46-48页 |
| 5.5.5 DCN 模块功能设计 | 第48-49页 |
| 5.5.6 VCN 模块功能设计 | 第49-52页 |
| 5.5.7 S2P buffer 及 MUX 模块功能设计 | 第52-53页 |
| 5.5.8 X_ALU_W 模块功能设计 | 第53-55页 |
| 5.5.9 COEF memory 模块功能设计 | 第55-58页 |
| 5.5.10 P2S buffer_W 模块功能设计 | 第58-61页 |
| 5.5.11 Decoder 模块功能设计 | 第61页 |
| 5.5.12 状态机 FSM 模块功能设计 | 第61-64页 |
| 5.5.13 XPE Slice 流水线结构 | 第64-65页 |
| 5.6 速率提升结果 | 第65-66页 |
| 5.7 本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |