| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-12页 |
| ·研究工作的背景及意义 | 第9-10页 |
| ·TD-SCDMA 技术背景 | 第10-11页 |
| ·国内外现状和同类产品技术调查 | 第11页 |
| ·本文主要工作内容 | 第11-12页 |
| 第二章TD-SCDMA 直放站同步方式 | 第12-22页 |
| ·TD-SCDMA 物理信道及帧结构 | 第12-16页 |
| ·TD-SCDMA 物理信道 | 第12-14页 |
| ·TD-SCDMA 帧结构 | 第14-16页 |
| ·TD-SCDMA 同步方式的分析 | 第16-21页 |
| ·能量检测同步法 | 第17页 |
| ·特征窗搜索同步法 | 第17-18页 |
| ·GPS 同步方法 | 第18-20页 |
| ·解调同步法 | 第20-21页 |
| ·同步方式的应用范围和比较 | 第21页 |
| ·本章小结 | 第21-22页 |
| 第三章 TD-SCDMA 同步时钟硬件设计 | 第22-35页 |
| ·同步时钟技术方案 | 第22-24页 |
| ·GPS 模块单元 | 第23页 |
| ·控制单元 | 第23页 |
| ·相位补偿单元 | 第23页 |
| ·时钟单元 | 第23-24页 |
| ·TD-SCDMA GPS 同步时钟工作原理 | 第24页 |
| ·TD-SCDMA 同步时钟硬件设计 | 第24-34页 |
| ·FPGA 主芯片电路设计 | 第25-27页 |
| ·外围及接口电路设计 | 第27-33页 |
| ·GPS 模块选型 | 第33页 |
| ·PCB 设计和抗干扰措施 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 TD-SCDMA 同步时钟的SOPC 实现 | 第35-53页 |
| ·FPGA 实现功能简介及总体结构 | 第36-37页 |
| ·TD-SCDMA 同步模块设计 | 第37-41页 |
| ·TD-SCDMA 子时隙产生电路 | 第37-38页 |
| ·PPS 脉宽调整 | 第38页 |
| ·波形叠加器设计 | 第38-39页 |
| ·TD-SCDMA 同步模块仿真 | 第39-41页 |
| ·TD-SCDMA 同步模块的编译封装 | 第41页 |
| ·时钟管理模块设计 | 第41-42页 |
| ·SOPC 片上系统设计 | 第42-47页 |
| ·SOPC 片上系统设计 | 第42-45页 |
| ·生成SOPC 系统 | 第45-46页 |
| ·SOPC 编译 | 第46-47页 |
| ·资源占用情况和开发环境说明 | 第47-48页 |
| ·NIOS II 软件编写 | 第48-51页 |
| ·NIOS II 处理器 | 第48-49页 |
| ·TD-SCDMA 同步时钟主程序流程图 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 TD-SCDMA 同步时钟测试 | 第53-60页 |
| ·典型测试环境 | 第53-55页 |
| ·测试仪表技术指标 | 第53-54页 |
| ·直放站开关时间准确度测试方法 | 第54-55页 |
| ·关键信号测试 | 第55-59页 |
| ·PPS 秒脉冲的测试 | 第56页 |
| ·脉宽调整电路信号测试 | 第56-58页 |
| ·同步时钟步输出信号测试 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 总结 | 第60-62页 |
| ·全文总结 | 第60页 |
| ·展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 攻读硕士研究生期间取得的研究成果 | 第65-66页 |