| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题来源及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状分析 | 第9-13页 |
| 1.2.1 国外研究现状 | 第9-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.2.3 研究现状分析 | 第12-13页 |
| 1.3 本文研究内容 | 第13-15页 |
| 第2章 Delta-Sigma调制器的系统级设计 | 第15-27页 |
| 2.1 Delta-Sigma调制器的结构分析 | 第15-21页 |
| 2.1.1 Delta-Sigma调制器的工作原理 | 第15-19页 |
| 2.1.2 Delta-Sigma调制器的结构选择 | 第19-21页 |
| 2.2 Delta-Sigma调制器的功耗分析 | 第21-23页 |
| 2.3 Delta-Sigma调制器的行为级建模 | 第23-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 Delta-Sigma调制器的电路级设计 | 第27-48页 |
| 3.1 开关电容积分器的设计 | 第28-40页 |
| 3.1.1 运算放大器共享（Opamp Sharing）技术 | 第28-33页 |
| 3.1.2 运算放大器的设计 | 第33-38页 |
| 3.1.3 电容值的选取 | 第38-39页 |
| 3.1.4 开关的设计 | 第39-40页 |
| 3.2 两相互不交叠时钟产生电路 | 第40-41页 |
| 3.3 加权求和电路 | 第41-43页 |
| 3.4 比较器 | 第43-44页 |
| 3.5 1bit DAC | 第44-45页 |
| 3.6 Delta-Sigma调制器的时序设计与仿真 | 第45-47页 |
| 3.7 本章总结 | 第47-48页 |
| 第4章 Delta-Sigma调制器的版图级设计 | 第48-53页 |
| 4.1 Delta-Sigma调制器的版图设计 | 第48-51页 |
| 4.1.1 开关电容积分器的版图设计 | 第49-51页 |
| 4.2 Delta-Sigma调制器的晶体管级后仿真 | 第51-52页 |
| 4.3 本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 攻读硕士学位期间发表的论文以及其它成果 | 第58-60页 |
| 致谢 | 第60页 |
